Министерство на Руската федерация

Томски политехнически университет

__________________________________________________________________

Е.Л. Собакин

ЦИФРОВА ТЕХНИКА

Частаз

Урок

UDC 681.325.6

Собакин Е.Л. Цифрова схема. Учебник надбавка. Част I Томск: Издателство. ТПУ, 2002. - 160 с.

Ръководството очертава основните въпроси на курса на лекциите за студенти от специалност 210100 Управление и компютърни науки в технически системи. Ръководството е изготвено в катедра "Автоматика и компютърни системи" на ТПУ, съгл учебна програмадисциплина и е предназначен за студенти от Института за дистанционно обучение.

Публикува се съгласно решението на Редакционно-издателския съвет на Томския политехнически университет

Рецензенти:

В.М. Дмитриев, професор, доктор на техническите науки, ръководител на катедрата по теоретични основи на електротехниката, Томски университет по системи за управление и радиоелектроника;

С.И. Корольов, директор на NPO Spetstekhauditservis LLP,

Кандидат на техническите науки, ст.н.с.

Темплан 2002

Томски политехнически университет, 2002 г

Въведение

Този учебник е предназначен за студенти от висши учебни заведения, обучаващи се по специалност 210100 "Информатика и управление в техническите системи". Той е съставен въз основа на курс от лекции, изнесени от автора в Томския политехнически университет в продължение на няколко години, и е посветен на систематично представяне на методите за формализирано изграждане на цифрови технологични устройства върху широко използвани микросхеми.

Дисциплината "Цифрова схемотехника" трябва да се разглежда като продължение на курса "Електроника", който студентите трябва да усвоят предварително, тъй като са необходими познания за елементната база на аналоговите електронни устройства.

Повечето съвременни системи за автоматизация, изчислителни системи, системи за предаване и обработка на информация се изпълняват на цифрови устройства, изцяло или частично. Следователно познаването на принципите на използване на цифрови устройства и изграждане на системи за различни цели на тяхна основа е от актуално значение и голяма практическа стойност както в инженерните дейности, така и в методическите изследвания.

Материалът в ръководството може грубо да се раздели на три части: 1) Основи на микроелектрониката; 2) Комбинирани устройства на цифровата технология; 3) Последователни логически устройства на цифровата технология.

Когато започвате да усвоявате курса, трябва да изучавате материала в реда, в който са изброени посочените части, тъй като следващият материал се основава на знанията на предишния и промяната на последователността може да доведе до трудности при усвояването му. Това допълнително се утежнява от факта, че други учебници и специализирана техническа литература използват различни термини и понятия за обяснение на едни и същи явления, процеси, извършени трансформации и т.н. Разликата в използваните понятия или тяхната неправилност води до неразбиране на същността на изложения материал и, като следствие, трудности при усвояването му.

Първите два от тези раздели са включени в първата част на това ръководство (част 1). На третия раздел е посветено отделно ръководство.

В 1.Приложение на цифрови устройства

В момента, във връзка със създаването и широкото въвеждане на микропроцесорни устройства и системи в инженерната практика, интересът към цифровите методи за обработка и предаване на информация не намалява и се стимулира отново. Тези методи от своя страна придават на системите редица положителни свойства и качества. Повишава се достоверността на предаваната информация, постига се висока скорост и производителност на системите за обработка на информация, осигурява се тяхната приемлива цена, висока надеждност, ниска консумация на енергия и др.

Проблемите, решавани от тези системи, са много разнообразни и предопределят функциите на устройствата, които формират конкретна система. Поради това е препоръчително да се разглеждат устройствата и техните функции в светлината на онези задачи, които се решават от системи, и по-специално онези подзадачи, които се изпълняват от отделни устройства или блокове.

Основен типични задачивъзникващи при автоматично или автоматизирано управление и контрол на производствени или други процеси са:

колекцияинформация (получаването й);

трансформацияинформация (мащабиране, нормализиране, филтриране, кодиране и др.);

предаване-приеманеинформация;

обработка и използванеинформация;

съхранениеинформация.

В зависимост от предназначението и основните функции има:

Автоматични (или автоматизирани) системи за управление и наблюдение.

Системи за предаване на информация.

Системи за обработка на информация (изчислителни системи).

За да разберем връзката между тези задачи, мястото и ролята на електронните цифрови устройства, използвани в тези системи, нека разгледаме обобщените структурни диаграми на тези системи и функционалното предназначение на техните компоненти.

B1.1. Системи за автоматично управление

Управлявайте означава да знаете състоянието (позицията) на контролирания обект и в съответствие с даден алгоритъм ( алгоритъм за управление) влияят на обекта, опитвайки се да премахнат възникващите отклонения.

Следователно контролът в общия случай е свързан със следните действия:

получаване на информация за състоянието на обекта;

сравнение на получената информация с дадена информацияза състоянието на обекта;

генериране на управляващи сигнали (въздействия);

въздействие върху обект с цел привеждането му в необходимото състояние.

В съответствие с изброените действия системата за автоматично управление (ACS) в общия случай трябва да включва информационно-измервателно устройство, управляващо устройство и изпълнителен механизъм (фиг. B1).

Информационно-измервателно устройство (AIU) получава информация за контролния обект (OU) и я обработва предварително. Получаването на информация се състои в генериране на първични сигнали, чиито стойности са пропорционални на стойностите на параметрите, характеризиращи състоянието на операционния усилвател. Обект може да се разбира или като отделна производствена единица, или като производствен процес като цяло. И под параметрите са "изходните координати" на обекта. Това могат да бъдат например стойности на температура, налягане, консумация на материал или енергия и други подобни. Тъй като повечето от тези координатни параметри са представени в аналогова форма и се характеризират с безкраен набор от стойности, сигналите трябва да бъдат нормализирани по техните параметри, мащабирани и да имат унифициран вид.

Следователно IMU трябва да има първични измервателни преобразуватели и сензори, аналогово-цифрови преобразувателии други функционални звена, с помощта на които се извършват следните трансформации:

стойности на физически величини в унифицирани аналогови сигнали на постоянен или променлив ток;

мащабиране или нормализиране на сигнали по ниво и форма;

преобразуване на аналогови сигнали в дискретни (цифрови) сигнали;

кодиране на сигнала и някои други трансформации.

Изпращат се сигнали за текущите стойности на координатите контролно устройство (UU). Функциите на това устройство включват сравняване на текущи стойности с определени координатни стойности и генериране на контролни сигнали (контролни сигнали) въз основа на резултатите от сравнението. Посочените стойности могат да бъдат въведени от човешки оператор или автоматично от софтуер. В първия случай като управляващ блок може да се използва автоматичен регулатор или няколко автоматични регулатора, чиито настройки се определят и задават от човек. Във втория случай управляващият блок е мини- или микрокомпютърна програмна машина и ролята на човека-оператор се свежда до въвеждане на програмата и първоначално стартиране на системата.

За да изпълнява тези функции, контролният блок трябва да извършва аритметика и логически операцииза изчисляване на стойности и сравняване на сигнали, краткосрочно и дългосрочно запаметяване (съхранение) на сигнали и формиране на унифицирани контролни сигнали. Последните съдържат информация, въз основа на която по-нататък се формират въздействия върху обекта на управление (управляващи въздействия), привеждайки го в необходимото състояние.

Прякото въздействие на необходимата физическа природа форми задвижващ механизъм (IU). Той преобразува управляващите сигнали, например, под формата на постоянно напрежение или импулсен ток, в скоростта на въртене на задвижващия двигател, в механичното движение на вентила по паропровода и т.н. За извършване на тези преобразувания ще са ви необходими: цифрово-аналогови преобразуватели; преобразуватели на електрически сигнали в неелектрически; усилвателни устройства и др. В този случай може да са необходими преобразуватели на цифров сигнален код или форми за представяне на сигнала като междинни. Например кодове на двоични числа в пропорционален брой импулси, еднофазни сигнали в многофазни, използвани за управление на стъпкови двигатели и др.

Под влияние на смущаващи въздействия обектът излиза от нормалното си състояние (режим), а СКУД го връща в необходимия (нормален) режим на работа. Процесът на управление се извършва в реално време, тоест със скорост, определена от естеството на физическите процеси. Ако контролните действия се забавят във времето или са прекомерни, тогава може да възникне нестабилен режим на работа на системата, при който координатите на обекта могат да приемат неприемливи стойности и самият обект или отделни устройствасистемите ще се повредят и ще възникне извънредна ситуация. Следователно в теорията на самоходните оръдия основенса проблеми с доставкитесстабилност и прецизен контрол.

Повечето от тези трансформации могат да бъдат извършени с помощта на цифрови микроелектронни устройства. Блокът за управление е напълно цифров, когато е изграден на базата на управляващи микрокомпютри или върху цифрови микросхеми.

В цифровите микросхеми се използват цифрови сензори за физически величини, както и частично аналогово-цифрови и цифрово-аналогови преобразуватели на сигнали.

B1.2. Системи за предаване на информация (ИТС)

С увеличаване на разстоянието между IU и блока за управление (фиг. B1), както и между блока за управление и блока за управление, възниква проблемът с предаването на информация. Необходимостта от предаване на информация на значителни разстояния възниква не само в пространствено развитите системи за автоматично управление и наблюдение, но и в системидруги видове комуникация(телеграф, телефон, телефакс и др.). В допълнение, необходимостта от предаване на информация възниква в изчислителни системи, системи за предаване на данни, телемеханични системи и др. Тази задача се усложнява от факта, че в процеса предаване по комуникационни линиипараметрите са изкривени сигналии това от своя страна може да доведе до изкривяване на информацията и намаляване на нейната точност (вероятността за правилното й приемане). Изкривяването на сигналите се дължи на смущения, възникващи в комуникационните линии. Смущението, като правило, има случаен характер и неговите параметри не могат да се различават от параметрите на сигналите. Следователно те са "способни" да изкривяват сигналите и дори да "възпроизвеждат" информация трансформира предаваното съобщение. Последното най-нежелано събитие при предаването на информация.

Да предоставя висока лоялностИ максимална скорост (ъъъfефективност) предаване на информация, необходими са допълнителни преобразувания на сигнали и специални методи за тяхното предаване.

Такива трансформации включват кодиранеи обратна процедура декодираща информация(и сигнали). Кодиранеима процентидглупак, превръщащ съобщение в сигнал. В този случай трансформациите се извършват според определени правиласъвкупността от които обадете сеTкод.

Кодирането на информация се извършва от предаващата страна, а декодирането от приемащата страна. Разграничете шумоустойчиво кодиране и ефективно. Мишенашумоустойчив кодиране изграждане (sfoРредактиране) сигнал, по-малко податлив на смущения, дайте му aАтакава структура, така че грешките, които възникват по време на процеса на предаване от приемащата страна, да могат да бъдат открити или коригирани. И по този начин гарантира висока прецизност на предаване.

Мишенаефективен кодиране осигурете максимална скоростОнарастването на трансфера на информация, тъй като нейната стойност до голяма степен се определя от това колко навременно е получена. Съгласно това изискване кодираното съобщение трябва да носи необходимото количество информация и в същото време да има минимална дължина, така че предаването да отнема минимално време.

Сигналите (и информацията) се предават чрез комуникационни канали. Връзка това е път (път) на независимо предаване на сигнали от източникачпсевдоним на съответния получател (получател) на информация.Комуникационните канали се формират от технически средства на каналообразуващото оборудване и, подобно на комуникационните линии, са обект на смущения.

Една от основните задачи, решавани в SPI, е задачата за създаване на необходимия брой комуникационни канали. Ефективността и шумоустойчивостта на предаването до голяма степен се определят от използваните комуникационни канали. Под помдсъпротивлението се отнася до способността на системата(сигнал, код) и т.нАмного добрелизпълнява функциите си при наличие на смущения.

Обикновено една и съща система може да се използва за предаване на информация от много източници до подходящ брой приемници. Следователно формирането на необходимия брой канали с необходимата шумоустойчивост се възлага на комуникационното устройство. В този случай в комуникационното устройство могат да бъдат извършени следните трансформации: модулация и демодулациясигнали; усилване на тези, предавани в линията и получени от линиятаИизследователски институтсигнални комуникации; ограничение в нивото и честотния спектърсигнали и някои други.

В зависимост от областта на използване (приложение) на SPI има нужда от допълнителни трансформации като преобразуване на формата на сигналите, тяхната физическа природа, нормализиране на параметрите на сигнали, пристигащи отвън, и сигнали, издадени от системата към външни устройства; временно съхранение на сигнали, предадени в комуникационния канал и издадени от системата.

Изброените трансформации предопределят функционалния състав на предавателното и приемно оборудване на системите за предаване на информация (фиг. B2).

Както се вижда от диаграмата, предаването се извършва в една посока отляво надясно. Устройството за преобразуване на входна и първична информация (IPID) преобразува сигнали, идващи от източници на информация, в унифицирани „първични“ сигнали, които не могат да бъдат директно предавани на големи разстояния. Обикновено тези унифицирани сигнали представляват напрежение постоянен токс фиксирани стойности по ниво. В блока UVPI първичните сигнали се съхраняват за времето на предаване (в устройство с буферна памет), след което се изтриват от паметта. Кодиращо устройство (CU) преобразува първичните сигнали в кодирани сигнали, които имат определена структура и формат, позволявайки им (сигналите) да бъдат предавани на големи разстояния („телесигнали“). По правило това устройство е комбинирано, въпреки че в някои случаи може да се направи и последователно (многоциклено). Тук се изпълняват логически и аритметични операции на процедурите за кодиране.

Основното предназначение на комуникационното устройство (фиг. B2) е да създава или организация на комуникационните каналипо предоставената съобщителна линия. Комуникационна линиятова е материалната среда между предавателя (Prd) и приемника (Prm) на системата. Фигурата грубо показва двупроводна електрическа комуникационна линия. Въпреки това могат да се използват радиовръзки и оптични комуникационни линии и други. В зависимост от вида на линията се извършват различни преобразувания на сигнала в Prd и Prm, за да се хармонизират техните параметри и характеристики с параметрите и характеристиките на комуникационната линия и трансформации, насочени към повишена устойчивост на шумсигнали.

От приемащата страна кодираните сигнали, получени от комуникационната линия, отново се преобразуват от декодиращото устройство (DCU) в първични сигнали. В същото време грешките в получените сигнали се откриват и могат да бъдат коригирани чрез процедури за декодиране, като по този начин се осигурява необходимата точност на предаване на информацията. А изходни преобразуватели(VP) трансформират тези първични сигнали във форма и форма (физическа природа), които могат да бъдат възприети от получателите на информация.

Трябва да се отбележи, че повечето от функционалните „възли“ и „блокове“, показани на фиг. B2, могат да бъдат реализирани на цифрови чипове. Следователно системите за предаване на информация обикновено са цифрови.

B1.3. Системи за обработка на информация

(изчислителни системи)

Типичните проблеми, изброени по-горе, могат да бъдат решени и формализирани с помощта на математически и логически методи. От своя страна, тези методи работят с най-простите операции (аритметични или логически), чието изпълнение върху някои „първоначални данни“ води до нов резултат, неизвестен преди. Тази общност на методите за решаване на различни проблеми с обработката на информация направи възможно създаването на отделен клас устройства и системи, чието предназначение (първоначално) беше автоматизирането на изчислителните процедури (електронни компютри). На сегашния етап на развитие компютърна технологияКомпютрите се „превърнаха” в компютри, на базата на които се изграждат съвременни компютърни системи за обработка и предаване на информация. Обобщена блокова схема на определена изчислителна система е показана на фиг. B3.

Данните се обработват предварително чрез входно устройство UVVЕла Устройство с памет памет, където се съхраняват за цялото време на обработка. В същата памет се съхранява и програмата за обработка на входящата информация.

Операционната програма на системата, както и „данните“, се съхраняват в устройство за съхранение под формата на многобитови двоични числа, записани в клетки с памет на определени адреси (адреси на клетки с памет). Двоичните числа, чиято съвкупност представлява програма за обработка на данни, са структурирани в определен брой части, всяка от които има специфично предназначение. В най-простия случай има следните части: 1) кодът на операцията, която трябва да се извърши върху две двоични числа, които представляват стойностите на „данните“ и се наричат ​​„операнди“; 2) адрес на първия операнд; 3) адрес на втория операнд. Комбинацията от тези части образува „отбор“.

Работата на компютъра се състои в последователно изпълнение на команди, дадени от програмата. Координира във времето работата на всички блокове и ги ръководи контролно устройство UU. И директно извършва логически и аритметични операции (действия) върху операндите аритметикаИко-логическо устройство ALU, който на базата на сигнал от блока за управление „код на операцията“ се конфигурира всеки път да изпълнява определена операция.

Устройството за управление декриптира командата, получена от паметта (Фиг. B3 “следваща команда”), изпраща кода на операцията към ALU и то се подготвя за изпълнение на съответната операция. След това генерира сигнали за вземане на проби от паметта на операндите (вижте сигнала „Адреси на данни“) и определя адреса на следващата команда, която трябва да бъде изпълнена при следващия цикъл на компютъра („Адрес на следващата команда“). Въз основа на сигнали от управляващия блок операндите се четат от паметта и ALU извършва необходимите действия. В този случай се формира междинен резултат (“Резултат от операцията”), който също запазва паметта. В зависимост от резултата от операцията може да се наложи да промените последователността на изпълнение на командата или да спрете обработката на данни или да покажете на оператора съобщения за грешка. За тази цел сигналът „Знак за резултат” се изпраща от ALU към контролния блок. Процесът на обработка на въведените данни (информация) продължава до извличане на командата „Край на изчисленията” или операторът по свое усмотрение спре процеса на обработка на данните.

Полученият резултат от обработката също се съхранява в паметта и може да бъде изведен чрез изходно устройство увив края на процеса на обработка или по време на процеса, ако е предвидено от програмата.

За “комуникация” между оператора и компютъра са предвидени крайни устройства ЧЕ, предназначени операторът да въвежда команди и други съобщения и да извежда „съобщения“ към оператора от компютъра.

Фигура B3 не показва връзките на управляващото устройство, които осигуряват синхронизация на работата на всички компоненти на компютъра. Широките стрелки показват възможността за паралелно предаване на данни (едновременно предаване на всички битове на многобитови двоични числа).

Почти всички блокове, показани на Фиг. B3 (с изключение на крайните устройства), могат да бъдат напълно реализирани само на цифрови интегрални схеми (IC). По-специално, контролният блок, ALU и част от паметта (регистрова памет SRAM) могат да бъдат направени под формата на една ИС с висока степен на интеграция. Наименуваният набор от блокове се формира микропроцесоркомпютърен централен процесор, направен с помощта на интегрирана технология върху единичен полупроводников чип.

Устройствата за въвеждане и извеждане на данни като правило се състоят от буферни регистри за съхранение, които служат съответно за временно съхранение на входни и изходни данни и за координиране на системата с външни устройства.

Устройството за съхранение (SRAM) обикновено се разделя на две части: памет с произволен достъп (RAM) и постоянна памет. Първият служи за съхраняване на междинни резултати от изчисленията, неговото „съдържание“ постоянно се променя по време на обработката на данните. RAM работи в режими на "четене" и "запис" на данни. А втората, паметта само за четене (ROM), се използва за съхраняване на стандартни подпрограми и някои системни (сервизни) подпрограми, които контролират процесите на включване и изключване на компютъра. Обикновено ROM се внедрява върху IC полеви програмируем ROM (FPROM), или фабрично програмиран IC ROM, или препрограмируем от потребителя ROM (RePROM). Обикновено това са енергонезависими устройства за съхранение, в които записаната информация не се „унищожава“, дори когато са изключени от източника на захранване.

ALU включва едноименна ИС, която извършва логически и аритметични операции с двоични числа, логически елементи и редица други функционални единици, които служат за сравняване на числа, цифрови компаратори, за увеличаване на скоростта на извършваните аритметични операции, например „ единици за бързо прехвърляне” и др.

Блокът за управление включва таймерни устройства, които задават тактовата честота на системата и в крайна сметка определят нейната производителност, декодери на команден код, програмируеми логически матрици, регистри, микропрограмни контролни блокове, както и входно/изходни „портове“.

Всички изброени функционални единици са реализирани под формата на интегрирани цифрови устройства.

Основни проблемикомпютърните системи, на първо място, подобряват своите производителност(производителност). И второ, гарантиране на работата на системите в реално време.

Първият проблем е от общосистемно естество и се решава чрез използване на нова елементна база и специални методи за обработка на информация.

Вторият проблем възниква при използването на изчислителни системи за контрол на производствените процеси и е, че скоростта на производствените и изчислителните процеси трябва да бъдат координирани. Всъщност функционирането на компютърна система (CS) се извършва в така нареченото „машинно“ време, когато определен фиксиран и неделим интервал от време, наречен „работен цикъл“ на компютър или компютър, се приема като единица време , докато реалните физически процеси, например технологичните процеси, протичат в реално време, измервано в секунди, части от секундата, часове и т.н. За да стане възможно използването на компютри, е необходимо скоростта на обработка на информацията да бъде не по-малка от скоростта на реалните физически процеси. Решението на този проблем се постига чрез организиране на специални методи за обмен на информация (данни) на управляващия компютър с периферни устройства и използване на специални, т.нар. интеРлицеви вериги и устройства. Функциите на интерфейсните вериги включват:

определяне на адреса на външно устройство, което изисква обмен на информация с процесора или със системното устройство за съхранение;

генериране на сигнали за прекъсване за BC процесора и инициализиране на прехода към сервизната програма за обекта, който е поискал прекъсването. Това се извършва по специален система от приоритети;

внедряване на опашки за обслужване на външни устройства;

координиране на параметрите и времето на обмен на сигнали и др.

Благодарение на съвременния напредък в областта на интегрираната технология в производството на микроелектронни устройства, създаването на микрокомпютри и компютри, характеризиращи се с малки размери, ниска консумация на енергия и разумна цена, стана възможно използването им като част от системи за голямо разнообразие на цели. В същото време тези системи придобиват нови качества и стават многофункционални с възможност за гъвкаво преминаване от един режим на работа към друг чрез проста промяна на конфигурацията на системата. На свой ред тези предимства отварят нови перспективи за използване на компютърните системи в голямо разнообразие от области на човешката дейност: в науката, медицината, образованието и обучението и още повече в технологиите.

Например, телефонните комуникации традиционно се осъществяват от аналогови устройства, където човешката реч се предава (чрез кабели) чрез сигнали под формата на променливи токове на аудио честоти. Сега има интензивен преход към цифрови телефонни комуникации, при които аналоговите сигнали (от микрофон) се преобразуват в цифрови, предавани на големи разстояния без значително изкривяване. От приемащата страна тези цифрови сигнали отново се преобразуват в аналогови и се доставят до телефона. Преход към цифрови комуникацииви позволява да подобрите качеството на предаване на глас, освен това телефонната мрежа може да се използва за други услуги: аларма срещу взлом; пожароизвестяване; за “конферентна връзка” на няколко абоната и т.н.

НА 2. Сравнителна оценка на цифрови и аналогови устройства

микроелектронна технология

Когато решавате конструкцията или дизайна на всяко устройство, първо трябва да решите посоката на проектиране, какво ще бъде устройството? Аналоговили отделен(дигитален)? От своя страна това решение може да се вземе, като се знаят предимствата и недостатъците на двете устройства. Нека първо дефинираме понятията „аналогови“ и „цифрови“ устройства.

Аналоговтова се казва устройство, при който всички входни, изходни и междинни (вътрешни) сигнали са непрекъснати, описвани с непрекъснати математически функции. Тези сигнали се характеризират с безкраен набор от стойности на ниво (състояния) и са непрекъснати във времето, въпреки че обхватът на промените в стойностите на непрекъснат сигнал е ограничен. Следователно такива устройства понякога се наричат подредетеthstvami nдпрекъсващ.

Дискретни устройстваили устройства дискретно действиеTВияса тези, чиито входни, изходни и междинни сигнали се характеризират с изброим набор от стойности по ниво и съществуване в определени интервали от време. Такива сигнали могат да се показват в една или друга позиционна бройна система (със съответните числа). Например в десетичната бройна система или в двоичната бройна система. Двоичното представяне на сигналите е намерило най-голямо приложение в технологиите и формалната логика при изчисляване на твърдения и при извеждане на заключения от няколко предпоставки. Следователно се наричат ​​дискретни устройства логично(подобно на формалната двоична логика) или дигитален, като се има предвид възможността за описанието им с помощта на числа от позиционната бройна система.

Недостатъци на аналоговите технически средства

Наличие на "нанасяне" и "шум". Дрифтингтова е бавна промяна в сигнала, дължаща се на дискретния характер на явлението, по отношение на дадената му стойност. Например, за електрическите сигнали, дискретният характер на потока на електрически ток се определя от електрони и „дупки“, които са носители на електрически заряди. Шумоветова са случайни промени в сигнала, причинени от външни или вътрешни фактори, например температура, налягане, сила на магнитното поле на Земята и др.

Методологични трудности при дефинирането на понятията „равенство на нула” и „равенство на аналоговите сигнали”. И като следствие, съществуването на проблема за „осигуряване на зададената точност (грешка)“ на трансформациите и предаването на сигнала.

Възможността за възникване на нестабилни режими на работа и съществуването на проблема за „осигуряване на стабилност“ на работата на системи и устройства. Нестабилният режим се характеризира с появата в устройство или система на незатихващи трептения при промяната на определени сигнали. В електрониката това явление се използва широко при конструирането на импулсни генератори и генератори на хармонични трептения.

Технически трудности при внедряването на устройства за съхранение и устройства за забавяне на времето за аналогови сигнали.

Недостатъчно ниво на интеграция на аналогови елементи и тяхната гъвкавост.

Относително къс обхват на предаване на аналогови сигнали поради разсейване на енергия в комуникационните линии.

Относително голяма консумация на енергия, тъй като аналоговите елементи работят в линейните участъци на техните преходни характеристики и „консумират“ енергия в началните (началните) състояния.

Предимства на аналоговите технически средства

Адекватност на показването на физически процеси и модели: и двете се описват чрез непрекъснати зависимости. Това ни позволява значително да опростим основните технически решения на аналоговите устройства и системи.

Ефективност и лекота на промяна на режимите на работа: често е достатъчно да промените съпротивлението на резистора или капацитета на кондензатора, така че нестабилният режим да се промени в стабилен или да се осигури даден преходен процес в устройството.

Няма нужда да преобразувате аналогови стойности в дискретни. Тези трансформации са придружени от грешки и известна загуба на време.

Предимства на цифровите технологии

Възможността за програмно управление, което увеличава гъвкавостта при промяна на структурата и работния алгоритъм на системите, прави възможно опростяването на прилагането на адаптивни закони за управление.

Лесно осигуряване на определената надеждност, точност и шумоустойчивост на системите.

Лесно осигуряване на съвместимост на устройства с цифрови устройства за обработка на информация (компютри, компютри).

Висока степен на конструктивна и функционална интеграция, универсалност с възможност за изграждане на системи по стандартни проектни решения. От своя страна това ви позволява да намалите разходите за производство и експлоатация на системи и устройства.

Възможността за проектиране с помощта на формални логически методи, което ви позволява да намалите времето за проектиране на устройствата и прави възможно промяната на функциите на устройствата (и системите, базирани на тях) чрез методи на агрегатно изграждане по време на работа.

Недостатъци на цифровите технологии

Необходимостта от преобразуване на аналогови сигнали в дискретни. Тези трансформации са придружени от грешки и закъснения във времето.

Относителната трудност при промяна на режимите на работа. За да направите това, е необходимо да промените структурата на системата или алгоритъма на нейното функциониране.

Сложността на процесите на анализиране на функционирането на системите, както при проверка на правилността на тяхната работа, така и при търсене на възникващи неизправности. Цифровите устройства се характеризират с голяма функционална сложност, което изисква специални "диагностични" устройства, които се изучават в специална област на техниката, т.нар. технически dИагностИуау.

Повишени изисквания за култура на производство и култура на поддръжка на цифрово оборудване. Това от своя страна стимулира необходимостта от повишаване на квалификацията на обслужващия персонал и изисква той да бъде с висока квалификация.

Сравнителен анализ на изброените предимства и недостатъци дава заключение в ползатехнически средства цифрова технология. Ето защо в момента цифровите устройства се въвеждат широко в привидно традиционни области на аналоговата технология: телевизия, телефонна комуникация, в звукозаписната техника, радиотехниката, в автоматичните системи за управление и регулиране.

1. Основи на микроелектронната технология

1.1. Основни понятия и определения

Микроелектроникаосновната област на електрониката, която изучава проблемите на проектирането, изследването, създаването и използването на електронни устройства с висока степен на функционаленИ конструктиVНоа интеграция.

Микроелектронен продукт, реализиран чрез интегрирана технология и изпълняващ специфична функция за преобразуване и обработка на сигнали, се нарича интегрална схема(IC) или просто интегралнаbнова схема(IS).

Микроелектронно устройствонабор от взаимосвързани ИС, които изпълняват пълна, доста сложна функция (или няколко функции) за обработка и преобразуване на сигнали. Микроелектронното устройство може да бъде структурно проектирано под формата на една микросхема или на няколко ИС.

Под функционална интеграцияразбирайте увеличаване на броя на функциите, изпълнявани (изпълнявани) от определено устройство. В този случай устройството се счита за цяло, неделима. А конструктивен вътрдблагодате увеличаване на броя на компонентите в устройство, считано за цяло. Пример за микроелектронно устройство с висока степен на структурна и функционална интеграция е милиДа серопроцесор(виж по-горе), който по правило се изпълнява под формата на една „голяма“ IC.

Проектиране на веригие част от микроелектрониката, чийто предмет е строителни методиустройства за различни цели към микроОсхеми с широко приложение. Предметът дизайн на цифрови схемиса методи за конструиране (проектиране) на устройства, използващи само цифрови ИС.

Характеристики на цифровата схемасе използва широко за описание на процесите на функциониране на устройствата формаленили формални естествени езиции въз основа на тях формализирани методи за проектиране. Официалните езици са Булева алгебра(алгебра на логиката, Булова алгебра) и езика на “автоматични” логически функции алгебра на състоянията и събитията. Благодарение на използването на формализирани методи се постига многовариантностпри решаването на приложни проблеми става възможно оптимален избор на схемни решенияпо едни или други критерии.

Формални методисе характеризират с високо ниво на абстракция, пренебрегване на специфичните свойства на описания обект. Вниманието се фокусира само върху общите закономерности във взаимоотношенията между компонентите на обекта и неговите съставни части. Такива „закономерности“ например включват правилата на аритметичните операции в алгебрата на числата (правилата за събиране, изваждане, умножение, деление). В същото време те се разсейват от значението на числата (независимо дали става дума за броя на ябълките, или масите и т.н.). Тези правила са строго формализирани; правилата за получаване на сложни аритметични изрази, както и процедурите за изчисляване на такива изрази също са формализирани. В такива случаи се казва, формални са и синчеДа сесестраИ езикова граматикаописания.

Във формалните естествени езици синтаксисът е формализиран, а граматиката (правилата за изграждане) сложни изрази) се подчинява на граматиката на естествен език, например руски или английски. Примери за такива езици са различни езици за таблично описание. По-специално, теоретичната основа за описание на цифрови устройства е „Теорията на крайните автомати“ или „Теорията на релейните устройства и крайните автомати“.

1.2. Класификация на микроелектронни устройства

Цялото разнообразие от микроелектронни устройства (MED) може да бъде класифицирано според различни критерии:

по принципа и характера на действието;

по функционално предназначение и изпълнявани функции;

по технология на производство;

по област на приложение;

от дизайни технически спецификации и така нататък.

Нека сега разгледаме по-подробно разделението на MEU според критериите за класификация.

Според принципа(характер) действиявсички MEU са разделени на enАлеговища и цифрови. Концепциите за аналогови и дискретни устройства, включително цифрови, вече бяха дадени по-горе. Тук отбелязваме, че ако в дискретни устройства всички сигнали приемат само две условни стойности на логическа нула (log.0) и логическа единица (log.1), тогава устройствата се наричат логично. По правило всички цифрови устройства се класифицират като логически устройства.

В зависимост от изпълняваните функции (функционално предназначение) се разграничават следните микроелектронни устройства:

I. Аналогов

1.1. Усилвателни устройства (усилватели).

1.2. Функционални преобразуватели, които извършват математически операции с аналогови сигнали (например интегриране, диференциране и др.).

1.3. Измервателни преобразуватели и сензори на физични величини.

1.4. Модулатори и демодулатори, филтри, миксери и генератори на хармоници.

1.5. Устройства за съхранение.

1.6. Стабилизатори на напрежение и ток.

1.7. Интегрални схеми за специални цели (например за обработка на радио и видео сигнали, компаратори, ключове и др.).

II. Цифрови MEA

2.1. Логически елементи.

2.2. Шифровачи, кодови дешифратори и кодови конвертори.

2.3. Елементи на паметта (тригери).

2.4. Устройства за съхранение (RAM, ROM, PROM, PLM и др.).

2.5. Аритметично-логически устройства.

2.6. Селектори, формировачи и генератори на импулси.

2.7. Броячи (броячи на импулси).

2.8. Цифрови компаратори, дискретни сигнални превключватели.

2.9. Регистри.

2.10. Микросхеми със специално предназначение (например таймери, микропроцесорни IC комплекти и др.).

Горната класификация далеч не е изчерпателна, но ни позволява да заключим, че гамата от цифрови устройства е много по-широка от гамата на аналоговите MEA.

В допълнение към изброените има микросхеми на преобразуватели на нивото на сигнала, например тригери на Schmitt, в които входните сигнали са аналогови, а изходните сигнали са дискретни, двоични. Такива микросхеми заемат междинна позиция. По същия начин, аналогово-цифров и цифрово-аналогови преобразуватели(ADC и DAC), аналоговите сигнални превключватели, управлявани от дискретни сигнали, трябва да бъдат класифицирани като „междинни“ MEA.

В зависимост от броя на изпълняваните функции те се разграничават единОфункционален(просто) и многофункционален(комплекс) MEU. В многофункционалните устройства могат да се изпълняват функции едновременноили последователнона време. В зависимост от това в първия случай устройствата се наричат ​​устройства с „паралелно“ действие, а във втория случай устройства с последователно или „последователно“ действие. Ако многофункционално устройство е конфигурирано да изпълнява определена функция чрез превключване на входове (физическо повторно свързване на електрически вериги), тогава такова устройство се нарича устройство с „ твърда логика» работа. И ако промените в изпълняваните функции се извършват с помощта на допълнителни външни сигнали (на така наречените контролни входове), тогава такива MEA трябва да бъдат класифицирани като „софтуерно управлявани“. Например, интегралните схеми на аритметични логически устройства (ALU) могат да изпълняват аритметични или логически операции с две многобитови двоични числа. А настройката за извършване на аритметични (или логически) операции се осъществява от един допълнителен външен сигнал, в зависимост от стойността на който ще се извършват желаните действия. Следователно ALU трябва да се класифицират като софтуерно контролирани MEU.

Според технологията на производствовсички ИС са разделени на:

полупроводник;

филм;

Хибрид.

IN полупроводник IC всички компоненти и връзки са направени в обема и на повърхността на полупроводниковия кристал. Тези ИС се разделят на bИполяренмикросхеми (с фиксирана полярност на захранващите напрежения) и на еднополюсенс възможност за промяна на поляритета на захранващото напрежение. В зависимост от схемата на "вътрешното съдържание" биполярните микросхеми се разделят на следните типове:

TTL транзистор-транзисторна логика;

TTLsh транзисторно-транзисторна логика с транзистори и диоди на Шотки;

ESL емитер-свързана логика;

I2L инжекционна логика и други.

Микросхемите на униполярна технология са направени на MOS транзистори („метал-диелектрик-полупроводник“), или на MOS транзистори („метал-оксид-полупроводник“), или на CMOS транзистори (допълнителен „метал-оксид-полупроводник“).

IN филм В IC всички компоненти и връзки се правят само на повърхността на полупроводниковия кристал. Разграничете тънък филм(с дебелина на слоя под 1 микрон) и дебел филмс дебелина на филма повече от микрон. Тънкослойните интегрални схеми се произвеждат чрез термично вакуумно отлагане и катодно разпръскване, докато дебелослойните интегрални схеми се произвеждат чрез копринен ситопечат, последван от изгаряне в добавки.

ХибридИС се състоят от „прости“ и „сложни“ компоненти, разположени на една и съща подложка. Като сложни компоненти обикновено се използват полупроводникови или филмови IC чипове. Простите включват дискретни електронни компоненти (транзистори, диоди, кондензатори, индуктори и др.). Всички тези компоненти са структурно разположени върху една и съща подложка и електрическите връзки между тях също се осъществяват върху нея. Освен това, един субстрат с компонентите, разположени върху него, образува един „слой“ на хибридна ИС. Разграничете еднослоенИ многопластовхибридни ИС. Многослойната хибридна интегрална схема е способна да изпълнява достатъчно сложни функциивърху обработката на сигнала. Такава микросхема е еквивалентна по действие на „микроблок“ от устройства или, ако е предназначена за самостоятелна употреба, на действието на „цял“ блок.

Освен това всички микросхеми се оценяват количествено шоуАтелекомтехен трудности. Като такъв показател „ степен интеграция» к, равно на десетичния логаритъм от общото количество нкомпоненти, поставени на един полупроводников чип, т.е

к = lq н. (1)

В съответствие с формула (1) всички микросхеми са разделени на микросхеми от 1-ва, 2-ра, трета и т.н. степени на интеграция. Степента на интеграция само косвено характеризира сложността на микросхемите, тъй като взема предвид само градивенинтеграция. Всъщност сложността на микросхемата зависи и от броя на взаимните връзки между компонентите.

В инженерната практика се използва качествена характеристикасложност на микросхемите в понятията „малък“, „среден“, „голям“ и „свръхголям“ ИС.

Таблица 1.1 предоставя информация за взаимното съответствие на качествените и количествените измерители на сложността на ИС по техните видове.

Таблица 1.1

IP име		Технология на производство	Брой компоненти на чип	Степен на интеграция к
Малък (MIS)	Дигитален	Биполярно
		Еднополюсен
	Аналогов	Биполярно
Средно (SIS)	Дигитален	Биполярно
		Еднополюсен
	Аналогов	Биполярно
		Еднополюсен
Голям (BIS)	Дигитален	Биполярно
		Еднополюсен
	Аналогов	Биполярно
		Еднополюсен
Изключително голям (VLSI)	Дигитален	Биполярно
		Еднополюсен	Повече от 10 000
	Аналогов	Биполярно
		Еднополюсен

От анализа на таблица 1.1 следва, че в сравнение с цифровите ИС, аналоговите микросхеми със същите степени на интеграция имат повече от три пъти по-малко компоненти в състава си (на полупроводников чип). Това е така, защото активните компоненти (транзисторите) на аналоговия чип работят в линеен режим и разсейват повече енергия. Необходимостта от отстраняване на топлината, генерирана от разсейването на енергия, ограничава броя на компонентите, поставени на един чип. В цифровите микросхеми активните компоненти работят в режим на превключване (транзисторите са или заключени, или отворени и в режим на насищане). В този случай разсейването на мощността е незначително и количеството генерирана топлина също е незначително и следователно броят на компонентите на чипа може да бъде поставен повече. (Размерите на кристалите са стандартизирани и ограничени.) При униполярната технология обемът на кристала, зает от полеви транзисторприблизително три пъти по-малко от обема, зает от биполярен транзистор ( н- стр- нили стр- н- стрТип). Това обяснява факта, че повече активни компоненти могат да бъдат поставени на чип със стандартни размери в еднополярна микросхема.

от дизайнВ зависимост от функционалната сложност микроелектронните устройства се разделят на:

На прости микросхеми(IMS);

за микровъзли;

към микроблокове.

интегрална схемамикроелектронен продукт, произведен в унифицирана технологияОгически цикъл, подходящи за самостоятелно използване или като част от по-сложни продукти (включително микровъзли и микроблокове). Микросхемите могат да бъдат без рамка и да имат индивидуален корпус, който предпазва кристала от външни влияния.

Микросборкамикроелектронен продукт, който изпълнява доста сложна функция (функции) и се състои от електрически и радиокомпоненти и микросхеми, произведени с цел миниатюризиране на електронно оборудване. По същество хибридните чипове са микровъзли. Най-простият микровъзел може да бъде например набор от микрорезистори, направени върху полупроводников кристал и поставени в един пакет (като микросхема).

Микроблоксъщо е микроелектронен продукт, състои се от електрически и радиокомпоненти и интегрални схеми и изпълнява сложна функция(и).

По правило микровъзлите и микроблоковете се произвеждат в различни технологични цикли и може би в различни производствени предприятия.

Като класификация техническа характеристика обикновено се използва консумация на енергия(един чип) и бързthефект.

от консумация на енергиявсички ИС могат да бъдат разделени на: А) микроОмощен(по-малко от 10 mW); b) маломощни(не повече от 100 mW); V) средна мощност(до 500 mW) И Ж) мощен(повече от или = 0,5 У).

от скорост(максимално забавяне на времето за разпространение на сигнала през IC), микросхемите се разделят условно на: А) ултра-бърз с честота на прекъсване f g превключвания над 100 MHz; b) действащ бързо ( f g от 50 MHzдо 100 MHz); V) нормална скорост ( fгр от 10 MHzдо 50 MHz). В този случай закъсненията на разпространението са от порядъка на няколко наносекунди (10-9 с.) до 0,1 микросекунди (1s =10-6 с.).

Цифрови микроелектронни устройства, включително микросхеми и др устройства с дискретно действие, удобни за класифициране от х А природата на пристрастяването изходни сигнали от входни сигнали. Както е обичайно в теорията на крайните автомати. В съответствие с тази характеристика всички устройства обикновено се разделят на комбиниранИ последователен.

IN комбинирани устройствастойностите на изходните сигнали във всеки момент от времето се определят еднозначно от стойностите на входните сигнали в същия момент от времето. Следователно можем да предположим, че работата на такива устройства не зависи от времето. Те се наричат ​​​​още "без" устройства памет», едноцикличенустройства или устройства с едно действие. В теорията на крайните автомати комбинираните устройства се наричат ​​"примитивни крайни автомати".

IN серийни устройствастойностите на изходните сигнали (изходните сигнали) зависят от стойностите на входните сигнали не само в разглеждания момент от време, но и от стойностите на входните сигнали в предишни точки във времето. Следователно такива устройства се наричат ​​устройства с „ памет», многоцикличенустройства, но в теорията на крайните автомати просто? краен автомат(не е тривиално).

При разглеждане на учебния материал, в бъдеще, за основеннека вземем този класификация, защото строителни методи(синтез) и процеси на функциониране на посочените устройства значително различниАима.

Завършвайки представянето на проблемите на класификацията, отбелязваме, че даденият списък с класификационни характеристики и списъкът с наименования на микроелектронни продукти (чипове) далеч не е изчерпателен. В бъдеще, ако е необходимо, ще добавим към този списък.

1.3. Логически елементи

Логически елементипринадлежат към най-простите комбинационни „устройства“, имащи един изход и един или два входа. Те са получили името си, защото функционирането им може да бъде описано напълно логически функциии по-специално булеви функции.

Както във формалната логика, всички твърдения могат да бъдат верни или неверни, а логическите функции могат да приемат само две условни стойности: логическа единица (log.1) „истина“ и логическа нула (log.0) „невярно“.

При описание на работата на логическите елементи изходни сигналипостави в кореспонденция едно към едно функции, А входни сигнали аргументитези функции. По този начин както функциите, така и аргументите на функциите, както и входните и изходните сигнали на логическите елементи са двоични. Ако пренебрегнем реалното време на преход на логически елемент от едно състояние (state log.1) в друго (state log.0), тогава нито аргументите, нито функциите ще зависят от времевия фактор на времевата променлива. Разглеждат се правила за получаване и преобразуване на логически изрази алгебра на логикатаили булевоалгебра.

Основни логически функции в алгебрата на логиката е общоприето функции на двеаргументи. Дават им се имена, въвеждат се логически символи за обозначаване на съответните логически операции, когато са написани в алгебрична форма, и тези символи се използват също в графичните символи (GSD) на логическите елементи в документацията на веригата.

Преди да разгледаме директно типовете логически елементи, нека първо разгледаме общия проблем на системата за нотация за микросхеми, съдържащи логически елементи. Такива микросхеми принадлежат към микрошдмайки с ниска степен на интеграция.

1.3.1. Система от конвенционални буквено-цифрови обозначения на логически елементи на IC

В местната техническа литература, както и при маркиране на произведени в страната интегрални схеми, по време на производството им в производствените предприятия се приема 4-елементна форма на обозначения на микросхеми (фиг. 1.1).

Първо елементв нотацията е номер , която посочва групата на проектно-технологично изпълнение на ИП. Тази цифра може да приеме следните стойности:

1, 5, 6, 7 съответстват на полупроводникови ИС. Освен това числото 7 се използва за обозначаване само на неопаковани ИС;

2, 4, 8 са хибридни микросхеми;

3 други микросхеми, включително филмови.

Първият елемент на обозначението може да бъде предшестван от една или две букви (от руската азбука); те не са задължителни, но показват вида и материала на корпуса на микросхемата и възможностите за неговото приложение. Например писмото ДА СЕпредставляват микросхеми широко приложение V пластмасаслучай от първи тип. Има микросхеми за специални приложения, например за устройства, работещи в тропически климат.

Второ елемент 2 или 3 цифри, те означават ред номер серия микросхеми Целият набор от микросхеми, произведени от местната индустрия, е разделен на серия. Серия IC е набор от интегрални схеми с един дизайн и технологичен дизайн, които изпълняват различни функции и са предназначени за съвместна употреба.

трето елемент в обозначението са двама руснаци писма, първата от които обозначава подгрупа на IC по функционално предназначение, а втората буква съответства на типа IC също по функционално предназначение на микросхемата. Например първата буква Л"казва", че това е IC с логическа врата (подгрупа логика), втора буква Асъответства на логическите елементи на формата И НЕ. Таблица 1.2 показва най-често срещаните буквени кодове на видовете ИС според изпълняваните функции.

И накрая, 4-ти елдченгев обозначенията на микросхемите са единили две числа , указващ условния номер на микросхемата във въпросната серия. По този начин примерът за обозначение, показан на фиг. 1.1, съответства на обозначението на широко използвана полупроводникова микросхема от серия K155 в пластмасов корпус от 1-ви тип. Състои се от 4 двувходови логически елемента от типа И-НЕ (2И-НЕ).

Обикновено четвъртият елемент в обозначението на IC „криптира“ серийния номер на модификацията на елементи от същия тип, различаващи се по броя на входовете и метода на „организиране“ на изхода.

В допълнение към горните символи, съгласно GOST 2.743-91 „Конвенционални графични символи в електрически вериги. Елементи на цифровата технология”, други двубуквени кодове се използват за обозначаване на функционалното предназначение на микросхемите, например: ID декодери-демултиплексори, декодери, IR регистри, CP превключватели на дискретни сигнали и др. По-специално, буквата I съответства на подгрупа микросхеми, използвани за изграждане на цифрови изчислителни устройства.

Различните серии интегрални схеми се различават по броя на микросхемите и тяхната номенклатура (класове за тип). Стандартна оценка IC е специфичен символ, съдържащ основна информация за микросхемата. С развитието на технологиите броят на типовете IC от определена серия може да се увеличи.

Сред серията микросхеми транзисторно-транзисторните логически интегрални схеми (TTL и TTLsh) са най-функционално развити. Тези серии се характеризират с широка гама от интегрални схеми, така че ще илюстрираме основно представянето на учебния материал с примери за тези микросхеми.

Горепосоченият GOST също съдържа конвенционални графични символи на логически елементи и предоставя правила за формиране на UGO на по-сложни логически елементи и модули. Следователно, първо трябва да се запознаете с посочения GOST.

Таблица 1.2

	Обозначаване
NAND елементи
Елементи И-НЕ/ИЛИ-НЕ
Разширители от ИЛИ
ИЛИ-НЕ елементи
Елементи I
Елем. И-ИЛИ-НЕ/И-ИЛИ
ИЛИ елементи
Елементи на ИЛИ-НЕ/ИЛИ
Елементи НЕ
Други предмети
Елементи И-ИЛИ-НЕ
И-ИЛИ елементи

1.3.2. Използване на булева алгебра за описание

логически елементи иTрояци

Както беше отбелязано по-горе, функционирането на логическите елементи nts могат да бъдат описани чрез логически (булеви) функции. От своя страна логическите функции могат да бъдат дефинирани (зададени) чрез изброяване на всички условия, при които функцията приема стойност log.1, т.е. според условията на истинност и според условията на лъжа (log.0 стойности). По същия начин, като се има предвид работата на логически (който и да е) елемент, можем да изброим всички условия, при които на изхода се появява сигнал с логическа 1, или условията, при които на изхода на елемента ще присъства сигнал с логическа 0. Това е принцип на дуалността(двойственост) в описаниетологически устройства.

В технологията, когато се описва работата на различни устройства, широко се използва понятието „активен“, за разлика от „неактивната“ стойност на сигнала. В същото време под активенСтойността (нивото) на сигнала се разбира като действие, което предизвиква желаното действие на изхода на устройството или, с други думи, устройството има активни действия върху външни устройства. Напротив, неактивните действия имат пасивен ефект върху външните устройства. По този начин в логиката те обикновено се фокусират върху истинността на твърденията, така че истинността на твърденията трябва да се счита по подразбиране за тяхното активно значение. По същия начин, когато се описват технически устройства, може да се съсредоточи върху условията за тяхната „работа“ или условията за „неработа“.

Споразумения, при които сигналът log.1 се счита за активен, се наричат ​​споразумения " положителен» логика. Напротив, когато активна стойностниво log.0 се приема, такива споразумения се наричат ​​споразумения “ отрицателен» логика. По правило „по-високото“ ниво на сигналите се приема като сигнал log.1, а „по-ниското“ ниво на сигнала се приема като сигнал log.0. Например, когато се използва TTL IC, сигналът log.1 се счита за напрежение от поне +2,4 IN,а при сигнал log.0 напрежението е по-голямо от нула, но не повече от 0,4 IN. Това са стандартни нива на сигнала в устройства, базирани на TTL IC.

Описания, съставени по споразумения позитивна логикаи със споразумения отрицателна логика, логически еквивалентни, тъй като те описват едно и също устройство. въпреки това сложносттехнически истинскиИциилогически устройства, в зависимост от избраното споразумение, могат да се окажат значително различни. Следователно проблемът с избора на метод за описание винаги възниква, за да се получи най-простото техническо решение.

Както вече споменахме, основните функции на алгебрата на логиката са функции на две променливи. Можете да съставите тези функции чисто формално, давайки на аргументите всички видове стойности (комбинации от техните стойности) и след това да давате на функциите също всички видове стойности. Тъй като и аргументите, и функциите могат да приемат само две стойности, не е трудно да се определи броят на комбинациите, съставени от аргументи, и броят на всички възможни функции. Нека броят на аргументите е н, и броя на техните комбинации н, Тогава

н = 2н. (1.1)

След това броят на всички възможни логически функции може да бъде изчислен с помощта на формулата

М = 2н = . (1.2)

Както може да се види от формула (1.2), броят на булевите (логически) функции нараства бързо с увеличаване на броя на аргументите н. Да, кога н=2 получаваме н=22=4 и М=24=16, т.е. шестнадесет логически функции на два аргумента.

В табл 1.3 показва имената и обозначенията на функциите, техните значения за определен набор от стойности на аргументи аИ b, както и алгебрични изрази на тези функции в дизюнктивна перфектна нормална форма(DSNF) и конюнктив перфектна нормална форма(KSNF).

От анализа на тази таблица следва, че сред многото дадени функции има постоянни функцииФункции „нула“ и „едно“, „повторение“ и „инверсия“ (НЕ функции) на входни променливи а И b, които всъщност са функции единаргумент и има функции, които зависят значителноот двеаргументи.

В горните алгебрични изрази знакът + (плюс) показва операцията на логическо събиране (дизюнкция), лентата над променлива или над логически израз показва операцията на инверсия, а символите за логическо умножение (продукт) са пропуснати.

Таблица 1.3

Логически функции на два аргумента

Не.	Име на функцията	Функционални стойности за стойности на аргументи	Обозначаване	Алгебрични форми на функции
	Нула
	забрана b					аb
	Conкръстовище (I)					а&bили аб
	Повторетеция А
	забрана А					bа
	Неравензначение					аb
	Повторетеция b
	Dizвръзка (функция ИЛИ)					а+b		а+b
	Пиърс (ИЛИ-НЕ)
	Инверсияb(НЕ)
	Равнзначение
	Implикация b					bа
	ИнверсияА
	Шефър (И-НЕ)
	Implикация А					аb
	Единствочастен

Константните функции всъщност изразяват независимост от аргументите и в същото време могат да се считат за „функции“ на голям брой аргументи. Забележка, нулафункцията няма DSNF, защото никога не приема стойността log.1 и единиченфункцията няма KSNF, тъй като никога не приема стойността log.0. От това следва, че DSNF съответства на описание(задаване) на логически функции според условията на истината(според log.1), и KSNF при условия на лъжа(log.0). Всяка логическа функция, с изключение на постоянните функции, има както DSNF, така и CSNF. Това съответства на факта, че всяко логическо устройство (без значение колко сложно може да бъде) може да бъде описано чрез условия на задействане и незадействани условия.

Стойностите на функциите „повторение“ и „инверсия“ (V3, V6, V9, V12) или повтарят стойностите на един от аргументите, или приемат противоположни (обратни) стойности. Затова са получили тези имена.

Функции на инверсия най-често се наричат ​​НЕ функции. Тези функции се изпълняват от НЕ врати (или инвертори). Функциите за повторение се изпълняват от повторители. Прието е да се казва, че функциите на инверсия и повторение " несъществено» зависят от втория аргумент, въпреки че могат да бъдат представени като функции на два, три или повече аргумента.

В технологиите функциите „Disparity“ и „Equivalence“ са по-известни съответно като „sum modulo two (mod 2)“ и „sum inversion mod 2“. Функциите на Schaeffer и Peirce са съответно известни като „обратно на логически продукт“ (функции NAND) и „обръщане на логическа сума“ (OR-NOT). Тези функции се изпълняват от логически елементи със същото име.

В булевата алгебра и впоследствие в логическите изрази е обичайно да се означава функции с главни буквилатиница и аргументифункции малка буква(малък) писмасъщата азбука.

1.3.3. Методи и форми за задаване на логически функции

При описанието на логическите устройства се оказва, че методът за специфициране (дефиниране) на логически функции и формата на тяхното представяне значително влияят върху трудността за постигане на крайния резултат. В зависимост от целта методите за уточняване и формата на представяне на функциите могат да бъдат различни. Например, когато се изграждат логически устройства върху програмируеми памети само за четене (PROM), алгебричните форми на логическите функции са нежелателни и непрактични. Въпреки това, когато се изграждат устройства на микросхеми с ниска степен на интеграция, на интегрални схеми на логически елементи, са необходими минимални алгебрични форми на логически функции, тъй като в противен случай е невъзможно да се осигурят минимални хардуерни разходи. По този начин изборът на метода за присвояване зависи от предвидената цел за описване на устройствата.

Разграничете табличен, матрица, графикаИ аналитиченметоди за присвояване.

При табличензадачите използват т.нар. маси исдребнавост» логически функции, в които стойностите на функциите са посочени в целия набор от комбинации от техните аргументи. По този начин броят на колоните в таблицата на истината се определя от броя на аргументите и броя на функциите, а броят на редовете се определя от формула (1.1). Таблиците на истината се използват за общо запознаване с работата на комбинираните устройства, когато броят на входовете (аргументите на функцията) и броят на изходите (броят на функциите) не надвишава 4. Таблиците на истината стават тромави с по-голям брой аргументи и следователно са малко полезни за анализ. С помощта на таблици на истината е доста лесно да се намерят алгебрични форми на функции в DSNF или в KSNF, но те не са подходящи за търсене на минимални алгебрични форми.

Матрицаначин за указване (или уточняване на функции, използващи булдизходни матрици) се основава на графично показване на целия набор от комбинации от функционални аргументи на „равнина“ (в двуизмерно пространство). Концепцията за „булеви матрици“ е въведена от A.D. Закревски, той също беше предложен визуална матрицаметод за минимизиране на логически функции. В чуждестранната литература този метод за специфициране и минимизиране на логически функции е известен като „метод за специфициране и минимизиране с помощта на Карта на Карно" (Понятието „матрици“, използвано в математиката, не трябва да се бърка с понятието „булеви матрици“). Заедно с концепцията булево матрИцав това, което следва концепцията ще бъде използвана Карта на Карно, тъй като понятията са синоними.

Булевата матрица е правоъгълник със съотношение на страните 1:2 (за нечетен брой аргументи на функцията) или квадрат (за четен брой аргументи), разделен на елементарни квадрати (клетки). Броят на клетките в матрицата винаги е кратен на степен две и се определя по формула (1.1). По този начин броят на елементарните квадрати е равен на пълния набор от комбинации, съставен от аргументи на функцията. Горе в дясноИ лява странаматрици, правоъгълни скоби или плътна права линия маркират областите на единични стойности на аргумент (фиг. 1.2). Освен това тези скоби са маркирани с идентификатори на аргументи, които се поставят под скобите или отдясно (отдолу) на скобите. Обикновено се смята, че областта, ограничена от скобата, е областта на единичните стойности на аргумента, а извън тази област аргументът има нулева стойност. По този начин етикетираната карта на Karnaugh е, така да се каже, „кодирана“ от комбинации от аргументи. В този случай всяка клетка ще съответства на една много специфична комбинация от аргументи на функцията. Самата карта е маркирана идентификатор на функцията на дънотоили на дясно.

За да зададете функция с карта, трябва да поставите стойностите на тази функция (0 или 1 или ~) в съответните клетки.

По този начин Фиг. 1.2 показва карти на Карно за функции с 4, 5 и 6 аргумента.

По-специално, функциите X и Y са напълно определени, но функцията Z е недостатъчно определена, тъй като заедно с фиксираните стойности от 1 и 0, клетките показват „условни“ стойности, маркирани със символа ~ (типографската тилда символ). Условностойностите на логическите функции се използват в случаите, когато конкретни стойности (0 или 1) не могат да бъдат определени предварително. Такива случаи възникват например при синтезиране на устройства според непълно определени условия или когато комбинации от аргументи, съответстващи на клетки със символа ~, не могат да възникнат по някаква причина. В процеса на намиране на минимални логически изрази на недостатъчно определени функции, тези условни стойности се дефинират със стойностите 1 или 0, опитвайки се да получат най-простите алгебрични изрази.

По принцип матрична формаопределянето на логически функции е по-удобно за търсене на минимални алгебрични форми на функции до 10 (или повече) аргумента. Последователността на конструиране на карта на Карно за функции с голям брой аргументи може да бъде разбрана чрез сравняване на Фиг. 1.2, Асъс снимки 1.2, bИ V.

Графиченметодът за определяне на логически функции се основава на използването н-габаритни кубчета. Размерът на куба се определя от числото наргументи на функцията, например функция от три аргумента може да бъде определена като триизмерен куб, всеки връх на който съответства на определена комбинация от аргументи. За да дефинирате функция с помощта на триизмерен куб, върховете на куба се етикетират съответно. Този метод не е широко разпространен и ние няма да го използваме.

Аналитиченметодът за определяне на функции е най-широко използван за намиране функционални диаграмисинтезирани устройства. Благодарение на конвенционалните графични символи (CG) на логическите елементи е възможно адекватно да се премине директно от алгебричен израз към функционална диаграма и, обратно, с помощта на функционалната диаграма да се получи алгебричен израз на функция, която описва изходния сигнал на устройството. Освен това, използвайки законите и следствията на алгебрата на логиката, можете да извършите еквивалентни трансформации на логически изрази и по този начин да получите нови версии на функционални диаграми.

В булевата алгебра се разграничават няколко типа алгебрични форми на функции; по-специално две форми DSNF и KSNF са дадени в таблица 1.3. Първият се получава, когато функцията се определя от условията на истинност (с 1), а вторият, когато функцията се определя от „нули“.

Например функцията X, определена от картата на фиг. 1.2, А, ще има следните перфектни форми:

Както се вижда от фиг. 1.2, А, а от изрази (1.3) и (1.4) следва, че функцията приема стойност „1“, ако нечетен брой аргументи приемат стойност log.1, в противен случай тя приема стойност „0“. Такива функции се изпълняват от схеми "четно/нечетно" или логически елементи "mod2 sum". Ако използваме символа за сумата mod2 (функция на несъответствие V5 в таблица 1.3), тогава можем да напишем

х = а b ° С д. (1.5)

Този израз е по-кратък и е еквивалентен на израз (1.3). Моля, обърнете внимание (фиг. 1.2, А), функцията sum mod2 и нейната инверсия съответстват на „шахматния модел“ на картата на Karnaugh. Това може да се използва в бъдеще при търсене на други алгебрични форми на логически функции. Между другото, тези функции не са нормални минимумдизюнктивни и конюнктивни форми на MDNF и ICNF.

Нека разгледаме често използваните ИС на логически елементи и ще използваме различни форми на описание на логическите функции, изпълнявани от тези елементи.

1.3.4. НЕ порти

Това са най-простите елементи, които имат един вход и един изход. Такива елементи се описват от логическата функция на отрицание и инверсия и се наричат ​​просто НЕ функции. Фигура 1.3 показва UGO на HE елементи, препоръчани от GOST. Както можете да видите, указателят на инверсия може да бъде поставен или на изхода, или на входа на логическия елемент. Според GOST не можете да поставите знака за основна функция „1“ в основното поле на UGO.

Алгебричният израз за функцията на инверсия има формата

х =

и гласи „не А" Изходният сигнал на елемента NOT винаги приема противоположна стойност по отношение на стойностите на входния сигнал. Има няколко вида логически елементи на IC, които се различават по начина, по който е организиран изходът. Например, в IC от серията K155 има микросхеми K155LN1, съдържащи 4 НЕ логически елемента със стандартна товароносимост. НЯМА елементи с повишена товароносимост, но всички те се описват с един и същ логически израз.

Логическите елементи "повторители" също имат един вход и един изход, но изходният сигнал повтаря стойността на входния сигнал. Такива елементи се използват за "разединяване" на изходите на логическите елементи и за увеличаване на тяхната товароносимост.

1.3.5. И порти

Тези елементи изпълняват функцията на логическо умножение (конюнкция). Функциите са поне двуместни или многоместни и се описват със следните логически изрази:

х = а&b = аb = а· b = аб. (1.6)

Символите за свързване & и могат да бъдат заменени с точка или изобщо да бъдат пропуснати. Изход на елемент Иприема стойността log.1 само ако всички входни сигнали приемат стойността log.1. Фиг. 1.4 показва графични символи и карти на Карно за два входа (фиг. 1.4, АИ b) и три входа (фиг. 1.4, VИ Ж) логически елемент И.

Фиг.1.4. Конвенционални графични обозначения на елементи И: двувходни ( А),

три входа ( V), карти на логическите функции на Карно 2I ( b) и 3I ( Ж)

Както може да се види от горните булеви матрици, конюнкцията е равна на log.1 само в единствения случай, когато всички аргументи и първият, И второ, И трети Ии т.н. едновременно вземете стойността log.1. Следователно такива елементи се наричат съвпадащи модели, името „конюнктори“ е по-рядко срещано и функциите, които ги описват, понякога са функции I. В серията IC се произвеждат различни логически елементи И, например, микросхемата K155LI1 съдържа 4 2I (два входа) елемента. Разликата е в различния брой входове за различните елементи.

Показано на фиг. 1.4, bи Фиг. 1.4, Жилюстрирани с матрици правила за логическо умножение, а показаните UGO съответстват съгласен съмдпринципите на позитивната логика.

Благодарение на комутативните и комбинационните закони, които са валидни в булевата алгебра, входовелогически многовходови елементи Иса логически еквивалентнии логически елемент с множество входове Иможе да се получи от няколко елемента с два входа И. И така, на фиг. 1.5 ще видите

Имаме два варианта за конструиране на логически елемент Ис шест входа (6I) на двувходови елементи И(2I).

Всички схеми, показани на фиг. 1.5, са логически еквивалентни и от своя страна са еквивалентни на конвенционалното графично обозначение на логически елемент с 6 входа И(фиг. 1.5, V). В същото време веригите се описват с логически изрази, които се различават по форма на нотация:

х = ((((а· b)· ° С)· д)· к)· м? диаграма фиг. 1,5, А; (1.7)

Y = ((аб)·(cd))·( км) ? диаграма фиг. 1,5, b; (1.8)

и следният израз съответства на символа на елемент 6I:

З = abcdkm. (1.9)

Въпреки че, в съответствие със споменатите закони на булевата алгебра, промяната на местата на факторите не променя логическото произведение и не е необходимо да се поставят скоби в изразите на логическото произведение, въпреки това изразите (1.7), (1.8) и (1.9) носят информация за начини за изграждане схеми. По този начин посочените изрази могат да се считат за „логико-математически модели” на дадените схеми, включително UGO на елемент 6I.

Трябва да се отбележи, че когато се описват логически комбинационни устройства с помощта на булеви изрази, като правило факторът време се абстрахира. Това описание съответства на описанието на устройства в статични условия при постоянни стойности на входните сигнали (и променливи). Смята се, че промените във входните и изходните сигнали се случват мигновено и по същия начин се променят стойностите на аргументите и стойностите на самите логически функции. В същото време реалните елементи имат ограничено време за преход от едно състояние в друго или, както се казва, имат ограничено (ненулево) време на разпространение на сигнали от входовете към изхода на елемент или устройство. Като се има предвид това, трябва да се даде предпочитание на диаграмата на фиг. 1.5, b, при което времето за разпространение на сигнали от входове, обозначени с функционални аргументи, до изхода на веригата е средно по-кратко. Източникът съдържа информация за логически функции за синхронизация, които могат да се използват за описание на вериги с времезакъснения.

1.3.6. ИЛИ порти

Реализация на логическите порти ИЛИ логическа сумамножество двоични сигнали (и входни променливи). Извиква се функцията, която описва такива елементи дизюнкцияили функция логическа сложностдниа. Фигура 1.6 показва символите (UGO) на OR елементите и картите на Carnaugh на функциите, които ги описват.

Алгебричен израз за логическата сума на две променливи аИ bнаписано по следния начин

х = а b = а + b. (1.10)

В булевата алгебра символът се използва за представяне на дизюнкция. В техническите му приложения обикновено се използва знакът + (на аритметично събиране), но само когато това не води до некоректност при записване на формули и логически изрази. (Този знак ще се използва предимно за обозначаване на дизюнкция.)

Както може да се види от картите на фиг. 1.6, bи Фиг. 1.6, Ж, функцията за логическо добавяне приема стойността log.0 само в единствения случай, когато всички аргументи приемат стойността log.0. Има стойност log.1, ако първият аргумент иливторо, илитрети и т.н., иливсички заедно аргументите приемат стойността log.1. Следователно тази функция се нарича функция ИЛИ.

Точно както при конюнкцията на много променливи, комутативните и комбинационните закони на булевата алгебра са приложими към дизюнкцията. И следствието от това е логическата еквивалентност на входовете на логическите елементи ИЛИ, както и възможността за конструиране на многовходни ИЛИ елементи от подобни елементи, но с по-малък брой входове. Ако на фиг. 1.5 всички елементи И се заменят с елементи с два входа ИЛИ (2ИЛИ), тогава всички изводи, направени по отношение на схемите на фиг. 1.5, ще бъдат валидни за схемите, получени чрез такава замяна. Можете също така да напишете логико-математически модели за получените схеми и UGO на елемента 6OR, като замените в изрази (1.7), (1.8) и (1.9) всички символи на логическо умножение със знаци + (дизюнкции).

Различни серии от ИС имат ИЛИ логически елементи. Например в серията TTL това е микросхемата K155LL1, която съдържа 4 елемента 2OR.

1.3.7. NAND врати

Тези елементи изпълняват инверсия на логически продуктвходни сигнали. С други думи, NAND елементите се описват чрез функцията „отрицание на връзката“. В булевата алгебра такива функции се наричат ​​функции на Шефер; за да ги обозначим, терминът специален характер"? “, наречен инсулт на Шефър. За по-лесно четене ще използваме символа за инверсия (горна черта) над израза на конюнкцията, за да обозначим функциите на Шефер. Например, алгебричната форма на писане на функцията на Шефер от два аргумента ще бъде както следва:

х = а / b = = . (1.11)

В израз (1.11) знаците за равенство съответстват на логическата идентичност на изразите, а дясната страна на израза съответства на CSNF на функцията И-НЕ (функция V13 в Таблица 1.3). Но като цяло изразът гласи така: „ обратното на логически продукт е равно на логическата сума на обратните на аргументите" Това твърдение е известно в булевата алгебра като закон на де Морганотносително инверсия на логически продукт(инверсия на връзката) . Фигура 1.7 показва графичните символи на елемента 2I-NOT, неговата функционална еквивалентна схема и картата на Карно за въпросната функция. Сравнявайки картите на Carnaugh на функциите AND и функциите NAND, лесно се забелязва, че клетките съдържат противоположни стойности на посочените функции. Чрез сравняване на карти с алгебрични изрази на функцията AND и функцията NAND могат да се направят следните заключения:

всеки мерна единица, стоящ в матрична клетка, отговарялогично работа(съчетание) всички аргументифункции; взети еднократно със или без знака за инверсия. Ако върху площта е разположена клетка с единица стойности на единичен аргумент, тогава този аргумент включенивъв връзка без обръщане нула цифриАаргументи, тогава този аргумент влиза със знак инверсии.

За всеки нула, стоящ в матрична клетка, съответства на логИтехническа сума(дизюнкция) на всички аргументи на функцията, взети веднъж със или без знак за инверсия. Ако върху областта се намира клетка с нула стойности на единичен аргумент, тогава този аргумент включенив дизюнкция със знак за инверсия. Ако клетката се намира в областта нулеви стойности на аргумент, тогава този аргумент влиза без знакРтези.

Тези заключения са в природата на правила за намиране на DSNF (първо заключение) и KSNF (второ заключение) от булеви матрици на логически функции. Трябва само да се добави, че за Търсене DSNFтези функции са необходими елдумствени връзки„свържете“ със символи дизюнкции(плюс), и с намиране на KSNFфункции елементарни дизюнкциитрябва да бъдат свързани със символи съюзи.

Под елементарен съюзлогическите функции се разбират лОлогически продукт на всички аргументи на функцията, взети веднъж със или без знак за инверсия.

Под елементарна дизюнкциялогическите функции се разбират лОлогическата сума от всички аргументи на функцията, взети веднъж със или без знакАка инверсия.

В серия от микросхеми има NAND елементи, които се различават по броя на входовете, броя на елементите в една микросхема, както и начина, по който е организиран изходът. Например, микросхемата K155LA3 съдържа 4 елемента 2I-NOT със стандартна товароносимост. Микросхемата K155LA8 съдържа един елемент 8I-NOT с повишена товароносимост (равна на 30, а стандартната товароносимост е 10).

Елементът 2I-NOT е основен за транзисторно-транзисторни логически (TTL) микросхеми, т.е. този елемент формира основата за изграждането на всички изброени микросхеми, включително TTLsh микросхеми.

1.3.8. ИЛИ-НЕ елементи

Функциите, които описват елемента 2OR-NOT, се наричат ​​функции на Пърс в булевата алгебра; за тях е въведен специален символ (стрелка на Пиърс). В техническите приложения тези функции се наричат ​​„обратна на логическа сума (дизюнкция)“ или просто NOR функции. По-специално, двуместната функция на Пърс, функцията 2ИЛИ-НЕ, има следните алгебрични изрази:

З = а b = = . (1.12)

По-нататък тези функции ще бъдат обозначени със символа за инверсия над израза на логическата сума. Дясната страна на израз (1.12) съответства на твърдението, че „ инверсия на логическата сума епо същото време логически продукт от термини, взето от противоположни символи за инверсия" Това твърдение е второто закон на де Морганпо отношение на инверсията на дизюнкция. Съгласно израз (1.12), елементът 2OR-NOT може да бъде представен чрез конвенционални графични символи, използващи положителни логически конвенции, отрицателни логически конвенции и функционална еквивалентна схема (фиг. 1.8).

В интегрираната версия са налични логически елементи ИЛИ-НЕ с различен брой входове. Пример за това е микросхемата K155LE1, съдържаща 4 логически елемента 2OR-NOT, или K155LE3 с два елемента 4OR-NOT. Както при ИЛИ елементите, така и при ИЛИ-НЕ елементите, всички входове са логически еквивалентни.

1.3.9. Елементи "BAN"

Тези елементи с два входа получиха това име, защото сигналът от един от входовете "забранява" или "позволява" преминаването на сигнала, приложен към втория вход, към изхода на елемента. Следователно единият вход се нарича вход за забрана; той е обратен, а вторият вход се нарича „информация“. Стойностите на изходния сигнал съвпадат със стойностите на входния информационен сигнал в състояние на разрешение, а в състояние на забрана изходният сигнал има стойност log.0, независимо от стойността на сигнала в въвеждане на информация. Таблица 1.3 показва две V1 инхибиращи функции (inhibit b) и функция V4 (забрана А). На фиг. 1.9 показва UGO елемента „забрана“ А“ (забранено от А), алгебричен израз и карта на Карно на функция със същото име и функционална еквивалентна схема на елемента.

При А= 0 стойност на функцията Зсъответства на стойността на аргумента b.

Ако А= 1 (забранено състояние) изходът на елемента постоянно ще има сигнал log.0. Така че входът Ае входът за забрана и входът bинформационен. Очевидно същото UGO ще съответства на елемента „забрана b» само вход bще бъде обратен, а входът Аще бъде прав. По същия начин, в алгебричния израз на такава функция, аргументът bще има знак за инверсия, но аргументът Аще влезе без знака за инверсия.

Трябва да се отбележи, че елементите ЗАБРАНА имат логически неравностойни входове. Това от своя страна означава, че входните сигнали не могат да се разменят.

BAN логическите елементи се произвеждат в интегрирана версия, но не във всички серии. Например в серията K161 (на MOS транзистори с Р-канал) има микросхема K161LP2, съдържаща 4 елемента INHIBITION с общ вход за забрана. На фиг. 1.9, Ададен е конвенционален графичен символ (UGO), който съответства на конвенциите на позитивната логика. Възможно е да се състави UGO, като се използват споразумения с отрицателна логика. За да направите това, над дясната страна на алгебричния израз на функцията трябва да "вземете" знака за двойна инверсия, след което да разширите един знак според закона на Де Морган:

По този начин, с отрицателни логически конвенции, аналогът на елемента BAR UGO ще бъде елементът 2OR-NOT UGO; само един от входовете трябва да има индикатор за инверсия.

1.3.10. Логически елементи „добавители mod2“ и

паритетни вериги/ нечетен паритет

Логическа функция V5 „нееквивалентност“ (Таблица 1.3) приема стойността log.1 само когато нечетен брой аргументиприемам знАдневник за четене.1. Тъй като функциите и аргументите могат да приемат само две стойности, тази функция е еквивалентна на операцията за добавяне на mod2 върху двоични числа, представляващи двоични набори от стойности на аргументи. Тази операция се обозначава чрез използване на символ между аргументите. Тези функции са поне двойни, но могат да бъдат многоместни, т.е. зависи от повече аргументи.

Алгебричните форми на писане на функцията за добавяне mod2 от два аргумента имат следната форма:

Y = а b = . (1.14)

Дясната страна на израза (1.14) е съответно DSNF и KSNF. В съответствие с тези форми е възможно да се конструират функционални еквивалентни схеми на суматор mod2 с два входа. Тези схеми, както и UGO, препоръчан от GOST, и булевата матрица на тази функция са показани на фиг. 1.10.

Моля, обърнете внимание, че в диаграмата на фиг. 1.10, АИзползвани са UGO елементи на забрана и елемент 2ILI. В диаграмата Фиг. 1.10, VЗа прилагане на дизюнкция на инверсии на аргументи се използва елементът 2I-NOT и, в допълнение, елементите 2OR и 2I. Горните диаграми още веднъж показват, че могат да бъдат създадени няколко функционални диаграми за разширител mod2 с два входа!

По-горе, на фиг. 1.2, А, картата на Karnaugh на 4-местната функция за добавяне mod2 беше дадена като пример. Може да се реализира от 4-входов разширител mod2 с графичен символ, подобен на Фиг. 1.10, Ж(трябва да има 4 входа) . Тъй като промяната на позициите на членовете не променя сумата mod2, всички входове към модулите mod2 са логически еквивалентни. Нека го отбележим отново! Какво става, ако броят на входните сигнали, които приемат стойността log.1 е четен, тогава изходният сигнал на суматора mod2 ще бъде равен на log.0, т.е. има неактивна стойност, паритетът „не е нарушен“. Следователно такива елементи се наричат ​​"вериги за паритет".

Сега обърнете внимание на функцията V 10 функция логично раVзначение, (Таблица 1.3). Той приема противоположни стойности в сравнение със сумата mod2, тоест това е неговата инверсия. Следователно конвенционалното графично обозначение на елемента, който го изпълнява, ще се различава от фиг. 1.10, Жсамо от наличието на указател за инверсия на изхода на елемента.

Използвайки алгебричните изрази на функцията за двуместна еквивалентност (1.15), е възможно да се получат функционални еквивалентни схеми на суматор mod2 с два входа и обратен изход (2-NOT).

х = = = . (1.15)

Картата на Карно на тази функция ще се различава от картата на фиг. 1.10, bфактът, че в клетките трябва да се поставят противоположни стойности (нулите трябва да бъдат заменени с единици, а единиците с нули). Не е трудно да се установи семантичното значение на тази функция, тъй като тя приема стойността log.1 за четно число и стойността log.0 за странноброй единични стойности на неговите аргументи. Схемите, които го прилагат, се наричат ​​„ вериги с нечетен паритет».

Логическите елементи 2 се произвеждат в интегрирана версия, например микросхемата K155LP5 съдържа 4 такива елемента.

Има микросхеми, които изпълняват функцията на многовходов модулатор mod2 с директен и обратен изход. Например, чипът K155IP2 е 8-битова схема контрол каквоTност/ нечетен паритетс директен и инверсен изход и два контролни входа. Такава микросхема едновременно изпълнява функция 8 и функция 8-НЕ. Конвенционалното графично обозначение на тази микросхема и таблицата, описваща режимите на работа на IC, са показани на фиг. 1.11.

В таблица 1.4, в колоните на стойностите на изходния сигнал хИ Y, са дадени съкратени алгебрични изрази на едноименните изходни функции. От тези изрази следва, че при комбинация от сигнали на управляващите входове v 1 =0 и v 2 =1 изход хсумата mod2 от всичките осем информационни сигнала ще бъде реализирана. При това на излизане Yще бъде приложено обръщане на тази сума. Освен това таблицата показва, че при комбинации от сигнали на управляващите входове 0-0 или 1-1, микросхемата е в „неработещо“ състояние, когато сигналите на двата изхода приемат еднакви стойности, независимо от стойностите на входните информационни сигнали.

1.3.11. Логически порти на мнозинството

Тези елементи се описват от логически функции, които имат повече от два аргумента и са странно. Съответно, за всеки мажоритарен елемент броят на входовете е винаги странно. Изходният сигнал става активен, когато повечето входни сигналивземат активни стойности. Следователно такива елементи изпълняват „ принцип на мнозинствоTва„при обработката или приемането на сигнали.

Да приемем, че нивото log.1 се приема като активна стойност на входния и изходния сигнал. Тогава, за мажоритарния елемент „2 от 3“ (с три входа), изходният сигнал ще бъде равен на log.1, ако два (който и да е) или всичките три входни сигнала приемат стойността на log.1.

Фигура 1.12 показва UGO на такъв елемент, картата на Карно на изходната функция и нейната функционална еквивалентна схема.

По функционална карта Еможете да намерите неговата минимална дизюнктивна нормална форма (MDNF):

Е = аб + пр.н.е + ак. (1.16)

Тази формула директно описва веригата на фиг. 1.12, b. Както може да се види от картата на Карно (фиг. 1.12, V), те са в клетки, разположени в областите на единичните стойности на два и трите аргумента. По аналогия можете да изградите карта на Карно за основния елемент „3 от 5“, да намерите минималния алгебричен израз на неговата изходна функция и след това да изградите функционална диаграма.

В интегралната версия има мажоритарни елементи, но не във всички серии. Например, в серията KR1533 има микросхема KR1533LP3, която е три мажоритарни елемента „2 от 3“ с обратен общ контролен вход. Сигналът log.0 на управляващия вход позволява изпълнението на мажоритарни функции, а сигналът log.1 забранява тяхното изпълнение. Функционалната схема на тази микросхема и нейното UGO са показани на фиг. 1.13. Сравнявайки функционалната диаграма на фиг. 1.13, bс диаграмата на мажоритарния елемент Фиг. 1.12, b, можете да разберете как е организирано управлението и какви стойности приемат изходните сигнали, когато към управляващия вход се приложи сигнал с логическа 1 (маркиран е на UGO с етикета „E“). (На UGO и съответно на диаграмата на фиг. 1.13, bцифрите показват номерата на щифтовете на микросхемата.)

Има мнозинство елементи с обратен изход, например микросхемите 533LP3 и KR134LP3 съдържат по три такива елемента. В този случай принципът на „мнозинството“ ще бъде приложен по отношение на сигналите с ниско ниво (сигнали log.0). Трябва също така да се отбележи, че мажоритарни елементи, подобно на елементите И-НЕ и ИЛИ-НЕ, всички входове са логически еквивалентни, т.е. Редът, в който се подават входните сигнали, не е от значение.

1.3.12. Логически прагови елементи и елементи

"изключително ИЛИ"

Сред многовходните логически елементи може да се разграничи група от елементи, в които изходният сигнал приема активна стойност само в случаите, когато определен определен брой входни сигнали също приемат активна стойност. Такива елементи обикновено се наричат ​​елементи "логически праг". По-специално, ако изходен сигналпридобива стойност дневник.1, Кога само един и само единот входните сигнали приема стойността log.1, тогава такива елементи се наричат ​​елементи „изключително ИЛИ“. Това също са елементи на логически праг, само „праг“ равно на едно. За тях GOST също регулират UGO, в основното поле на което се поставя етикетът „=1“ (за елементи изключителенИЛИ), или етикет като „= н", Където нцяло число, по-малко от броя на входовете на логическия елемент.

И така, фиг. 1.14 показва UGO на елемента изключителенИЛИ с три входа, UGO на логическия прагов елемент “=2 от 4”, Карнау карти на техните изходни функции и функционални еквивалентни схеми.

Анализиране на редуцирани карти на функции на Карно х И Y, отбелязваме, че тези функции нямат минимални дизюнктивни алгебрични форми (методът на визуалната матрица за минимизиране на логическите функции ще бъде обсъден по-долу). Следователно функционалните диаграми на посочените елементи могат да бъдат конструирани чрез намиране на алгебрични изрази в DSNF или в други форми.

И така, диаграмата на фиг. 1.14, дполучено от следния израз:

х = . (1.17)

Това е DSNF на функцията изключително ИЛИ. Ако можехме по подобен начин да намерим израза на функцията Y, тогава ще се състои от 6 дизюнктивни термина (термини), всеки от които ще представлява произведението на всичките 4 аргумента. Тогава функционалната диаграма на логическия прагов елемент „=2 от 4“ ще се състои от елемент 6ИЛИ, шест логически елемента 4I и 4 елемента НЕ. Диаграмата е на фиг. 1.14, дполучено от следния логически израз:

Y = (ад)(b° С) + (аb)(° Сд). (1.18)

Правилата за получаване на този вид алгебрични изрази от булеви матрици на логически функции ще бъдат обсъдени по-долу. Сега е уместно да си припомним, че сумата mod2 се показва на картите на Карно чрез шахматна дъска от единици и нули. Така изразът (1.18) е получен от „специални шахматни модели“, подчертани с различни запълвания (фиг. 1.14, Ж) за функция Yизползвайки операцията за премахване на общи множители от скоби. Подобен израз може да се получи за функцията „изключително ИЛИ“, като се използва картата на Фиг. 1.14, b.

Трябва да се отбележи, че в специалния случай, когато броят на входовете на елемента „изключително ИЛИ“ е равен на две, тогава тази функция също е равна на функцията за добавяне mod2 на два аргумента (2). За съжаление логическите елементи „изключително ИЛИ“ и „логически праг“ с повече от два входа не са налични в интегриран дизайн.

1.3.13. Логически елементи "ИМПЛИКАТОРИ"

Тези логически елементи се описват от функцията „импликация“ (функции на Таблица 1.3 V 11 и V 14).

V 11 = b а = ,

V 14 = а b = . (1.19)

Първата от функциите се нарича „импликация“ b“, а второто „импликация А" Фигура 1.15 показва графичните символи на логическия елемент IMPLICATOR Аи картата на Карно на неговата изходна функция. Дясната страна на изразите (1.19) показва, че импликационната функция е в същото време обратна на функцията ЗАБРАНА.

От картата Фиг. 1.15, Vследва това импликационната функция е невярнасамо когато единот аргументи приема невярнодция, и другият вярно.

Интегрираните ИМПЛИКАТОРИ практически не се произвеждат в серии от широко използвани ИС. В същото време, съгласно UGO Фиг. 1.15, АИ V,функцията за импликация може да бъде реализирана от елемента 2OR чрез подаване на сигнал към един от неговите входове през инвертора или от елемента ЗАБРАНА чрез включване на инвертора на неговия изход. Ние не представяме тези функционални еквивалентни схеми, защото те са тривиални.

Трябва да се отбележи, че входовете към логическите елементи на импликаторите лОлогически неравен, следователно редът на входните сигнали е строго фиксиран.

1.3.14. Многофункционални логически портове

Горните бяха обсъдени " просто» логически елементи, които реализират прости или доста простологически операции. В същото време по-сложни логически елементи (LE) се произвеждат в интегрирана версия, която е в състояние да изпълнява (едновременно или чрез повторно свързване на входове към логически 0 или логически 1 шини) няколко прости функции. Всъщност тези елементи позволяват възможността за реализиране на многоместни логически функции от фрагменти от техните нормални дизюнктивни или нормални конюнктивни алгебрични форми. В таблица 1.2 вече са дадени имената на интегралните схеми по функционално предназначение и техните символи. Нека разгледаме само най-широко използваните многофункционални LE.

Логически порти И-ИЛИ-НЕ

Такива елементи изпълняват инверсия дизюнктивни нормални форми(DNF) на изрази на алгебрични функции, което е еквивалентно на изпълнението съчинителни нормални форми(CNF) на тези функции. По този начин, фиг. 1.16 показва UGO на микросхемите K155LR1 и K155LR3. Микросхемата K155LR1 съдържа два елемента 2-2I-2OR-NOT, а микросхемата K155LR3 е един елемент 2-2-2-3I-4OR-NOT, разширяем с OR.

Съгласно функционалната схема (фиг. 1.16, b) на един от елементите на микросхемата K155LR1, можете да създадете следния алгебричен израз за неговата изходна функция:

Е = = . (1.20)

Така тази функция има 4 аргумента, а дясната страна на израза (1.20) съответства на минималната конюнктивна нормална форма на функцията Е(ICNF). Лявата страна на този израз директно съответства на UGO на елемента 2-2I-2OR-NOT. Вторият подобен елемент на тази микросхема има "нелогични" входове за разширение ИЛИ. Те са отбелязани в лявото допълнително поле на UGO с означения “e” емитер изход и “k” колектор изход. Нелогичнопинове (входове или изходи) обикновено се наричат ​​тези, на които сигналите могат да приемат стойности нестандартниTнални ниваволтаж. Такива заключения са маркирани върху UGO на логически елементи (или микросхеми) със специален указател под формата на „кръст“. По-специално, за разглежданите интегрални схеми, тези заключения са направени от колектора и емитера на транзистора на етапа на разделяне на фазите на основния логически елемент от серията TTL IC. Чрез свързване на изходите на съответните ИЛИ разширителни ИС към тях, можете да увеличите броя на входовете на NOR елемента, включен в многофункционалния елемент. Например, за разглежданите микросхеми коефициентът на комбиниране на входа е 8, а разширителите ИЛИ реализират логическия продукт на няколко входни сигнала. По същество ИЛИ разширителите са И елементи с множество входове с единствената разлика, че изходните сигнали нямат стандартните нива на log.0 и log.1. Горното ни позволява да напишем, по аналогия с израз (1.20), алгебричен израз за изходната функция Vза втория елемент:

V = . (1.21)

Максималният брой последователни членове в израз (1.21) може да бъде равен на 8 (в съответствие с коефициента на интегриране върху входовете) и всеки член може да бъде показан като връзка от максимум осем аргумента. По този начин изразите (1.20) и (1.21) определят логико-математическия модел на микросхемата K155LR1.

Предлагаме ви самостоятелно да намерите логико-математическия модел на микросхемата K155LR3, като използвате за това това, което е показано на фиг. 1.16, Жнеговото конвенционално графично обозначение.

ИЛИ-И врати

Тези логически елементи реализират фрагменти от конюнктивни нормални форми (CNF) на булеви функции, тоест логическият продукт на логическите суми на няколко аргумента. Например, най-простият елемент би бил 2-2OR-2I. Такъв елемент се описва чрез функция на формата

х = (а + b)(° С + д). (1.22)

Фигура 1.17 показва UGO на този елемент, картата на Карно на неговата изходна функция хи функционална еквивалентна схема.

Подобни LE се произвеждат в интегрирана версия, например в серията ESL IC има микросхема K500LS118, която е два логически елемента 2-3ILI-2I с един общ вход. На фиг. 1.17, ЖПоказан е UGO на тази микросхема. Използвайки неговото конвенционално графично обозначение, можете да създадете следните логически изрази на изходните функции Y И З:

Y = (х 1 + х 2 + х 3)(х 4 + х 5 + х 6), (1.23)

З = (х 6 + х 7 + х 8)(х 9 + х 10 +х 11).

Изразите (1.23) са логико-математически модел на разглежданата микросхема. Наличие на общ вход х 6 позволява използването на микросхемата K500LS118 като два независими елемента от типа 2-3ILI-2I (с х 6=0),

или като два независими елемента 3OR (с х 6 =1). Това може лесно да се провери чрез заместване на съответните стойности х 6 в изрази (1.23).

Логически порти НИТО/НИТО

По същество тези елементи са ИЛИ елементи с два изхода, директен и обратен. Следователно, те едновременно прилагат дизюнкция и инверсия на дизюнкция от един и същ набор от входни сигнали и се описват от едни и същи логически функции. Така че на фиг. 1.18, Апоказва UGO на елемента 3OR-NOT / 3OR и символните графични символи на микросхемите от серия K500, съдържащи подобни логически елементи. Фигурата също така показва карти на Карно на изходните функции на посочения елемент, неговата функционална еквивалентна схема (фиг. 1.18, b) и UGO микросхеми K500LM105 (фиг. 18, д), K500LM109 (фиг. 1.18, д) и K500LM101 (фиг. 1.18, и). Трябва да се отбележи, че даденият вариант на функционалната диаграма не е единственият, вместо елемента 3OR-NOT може да се използва елементът 3OR, а също и елементът NOT. Въз основа на графичните символи на изброените микросхеми е лесно да се разбере, че IC K500LM105 съдържа три независими елемента: два елемента 2OR-NOT/2OR и един елемент 3OR-NOT/3OR.

По същия начин можете да разберете състава на микросхемата K500LM109

(фиг. 1.18, д).

Обърнете внимание на UGO микросхемата K500LM101 (фиг. 1.18, и). Микросхемата съдържа 4 идентични елемента от типа 2OR-NOT / 2OR с отделни изходи и един общ вход х 5. Ако сигналът на този вход х 5 = 0, тогава микросхемата може да се разглежда като набор от 4 НЕ елемента и в същото време като набор от четири повторителя на сигнала на входовете х 1, х 2, х 3 и х 4. Ако х 5 = 1, тогава, независимо от стойностите на други входни сигнали, логическите 1 сигнали ще бъдат инсталирани на директните изходи, а логическите 0 сигнали ще бъдат инсталирани на обратните изходи. Така всеки елемент в чипа играе роля контролирано обръщанеОра-повторител.

Освен това отбелязваме, че в серията K500 има логически елементи от типа ИЛИ-И-НЕ/ИЛИ-И, например микросхемата K500LK117. Това е практически аналог на микросхемата K500LS118 (фиг. 1.17, Ж) с тази разлика, че всеки елемент 2-2ILI-2I има директен и обратен изход.

Разгледахме почти всички логически елементи, широко използвани в конструирането на цифрови устройства. Анализирайки представения материал, можем да стигнем до следните изводи:

Съществува от аналитичноОта описаниеЛЕ към него конвенционално графично обозначениеили да функцииОпари в бройеквивалентно на него схема.

Съществува възможност за недвусмислен преходот УГОелемент или от него функционална диаграмаДа се неговото аналитично описание. В този случай работата на елемента се описва чрез алгебрични изрази на логическите функции, изпълнявани от елемента.

3. Могат да се изграждат функционални диаграми на сложни LE различнипо-прост (по-малко сложен) логически елементи, и има неяснота(мултивариантност) изграждане на функционални еквивалентни схеми за един и същ LE.

Тъй като логическите устройства по същество са колекция от взаимосвързани логически елементи, тогава формулираният заключенияможе успешно да се разшири до устройства.

В същото време възниква проблемкак можеш изградете устройство с минимално количество LE и върху елементи минималенbноменклатура. С други думи, как да изградите устройство с минИниски разходи за хардуер.

Решениетова проблемиосновано на знания функционално завършени набори от логически елементиИ подбор по определени критериидриам на съответния набор.

1.3.15. Функционално завършени комплекти логически портове

Функционално завършенНаречен такъв комплект LE, на който (от който) е възможно изградете всяко логическо устройствоколкото и трудно да е. Функционална пълнотаопределен набор от логически елементи, от своя страна, се определя завършеностнякои логически системиднебесни функции, които са логико-математически модели на избраното множество от ЛЕ.

В булевата алгебра има Теорема на Пост-Яблонски, по което се установяват критерии за пълнотанякои логически функционални системи. Същността на тази теорема се свежда до следното.

Някаква система от логически функции ще бъде пълна, ако съдържа:

а) функция, 0,

f (х 1, х 2, х n) = f (0, 0, 0) 0;

б) функция, незапазваща логическа константа 1,

f (х 1, х 2, х n) = f (1, 1, 1) 1;

в) функция, не самодвойствен,

г) функция, нелинейни,

f (х 1, х 2, хн) х 1 х 2 хн х 1х 2 х 1 х 2хн;

г) функция, не монотонно.

Ако X1 е някакъв фиксиран набор от стойности на аргумент на функцията f(х 1,х 2,х 3,х 4), например X1 =<х 1, х 2, х 3, х 4> = <1,1,0,1>и X2 =<х 1, х 2, х 3, х 4> = <0,0,0,1>друг набор от тези аргументи, тогава можем да приемем, че X1 > X2, т.е. набор X2 е по-малък от набор X1.

Междууниверситетски център за дистанционно обучение в Томск

А.В. Шарапов

МИКРОЕЛЕКТРОНИКА

ЦИФРОВА ТЕХНИКА

Урок

		T Q 1
				преходи
					&D 3

ТОМСК – 2007г

Рецензент: гл. Катедра по промишлена и медицинска електроника, Томски политехнически университет, доктор на инженерните науки. науки, проф. Г.С. Евтушенко; Началник на отдел, Федерално държавно унитарно предприятие "НПК "Полюс", доктор на техническите науки. Науки Ю.М. Казанцев

Коректор: Тарасова Л.К.

Шарапов А.В.

Микроелектроника: Учебник. - Томск: Томски междууниверситетски център за дистанционно обучение, 2007. - 158 с.

Очертани са принципите на изграждане и работа на логически елементи, декодери, мултиплексори, суматори, цифрови компаратори, тригери, броячи, регистри и чипове памет. Разглеждат се примери за синтез на комбинирани цифрови устройства и цифрови автомати.

Ръководството е предназначено за студенти от радиоелектронни университети и съдържа кратки бележки за лекции, примери за решаване на задачи и компютърна лаборатория по цифрова схема. Учениците в дистанционна форма изпълняват две лабораторни упражнения, един компютърен тест и се явяват на изпит по компютър.

Шарапов А.В., 2007 Томски междууниверситетски център

дистанционно обучение, 2007г

1. Въведение............................................... .............................................
2 Основни понятия на микроелектрониката............................................. ....
	Видове сигнали..................................................... ......... ........................
	Класификация на микросхемите и техните символи....
3 Математически основи на цифровата електроника..................
	Позиционни бройни системи ............................................. ....
	Таблица на истината................................................ ... ................
	Перфектна дизюнктивна нормална форма.............................
	Основни закони на булевата алгебра............................................. .......
	Диаграми на Вен................................................. ... ...................
	Карни на Карнау................................................. ... ............................
	Етапи на синтез на цифрово устройство................................................. ......
	Примери за синтез на цифрови устройства.................................
	Логически елемент на мнозинството ............................................. .....
4 Основни логически елементи............................................. ...... ....
	Класификация на логическите елементи............................................. .....
	Основен елемент TTL............................................. .................. ..............
	Логически разширител ................................................. .........
	Елемент с отворен колектор..................................... ....
	Елемент със Z-състояние на изхода..................................... ..........
	Основен елемент TTLSH............................................. ..... ..........
	Основна схема на ESL ............................................. .................. ...................
	Основни CMOS елементи..................................................... .................. .....
4.10 Основни характеристики на логическите елементи.................
4.11 Примери за микросхеми на логически елементи..................................
4.12 Микросхеми на основата на галиев арсенид..................................
5 Цифрови устройства от комбиниран тип .................................
	Шифровач................................................. .........................................
	Декодер..................................................... ............................
	Двоични към BCD конвертори,
	и обратно............................................... ..................................
	Декодер за управление на седем сегмента
	индикатор.................................................. ....... ........................

	Преобразуватели на кодове на Грей..................................... .................. .....
	Мултиплексор................................................. ....... .........................
	Изпълнение на функции с помощта на мултиплексор.........
	Двоичен суматор ................................................. ... ...............
	Двоично-десетичен суматор............................................. ...................
		Схеми за изваждане................................................. ... ...............
		Преобразувател на директен код в допълнителен...........
		Цифров компаратор................................................. ... ..........
		Паритет ................................................. ............... ................
		Примери за конструиране на комбинационни цифрови
		устройства................................................. .........................................
6 Цифрови устройства от сериен тип ............
	Класификация на тригерите ................................................. .... ......
	Асинхронен RS тригер ............................................ .........
	RS тригер с тактова честота..................................... ......... .........
	D-тригери ............................................. .... ................................
	Т-спусък ............................................. .... ...................................
	JK тригер ................................................ ......... ...................................
	Класификация на измервателните уреди..................................................... .... ......
	Асинхронен двоичен брояч ............................................. .....
	Асинхронен BCD брояч .................................
		Синхронен двоичен брояч ............................................. .....
		Реверсивни броячи ................................................. ......... .........
		Броячи с модул за произволно броене.................................
		Регистри за смяна................................................. ......... ..................
		Регистри на паметта ................................................. ........ ...................
		Универсални регистри................................................. ........
		Регистър на звънене ................................................ ... ................
		Брояч на звънене................................................ ... ................
		Броячи на регистри за смяна.................................................. ......
		Примери за изграждане на цифрови устройства
		последователен тип..................................... ........
7 Полупроводникови устройства с памет.................
	Класификация на устройствата за съхранение..................
	Тип маска ROM............................................. .................. ..............
	Еднократно програмируеми ROM ............................................. ......
	Препрограмируеми ROM ................................................. ...

	Статична RAM ................................................. ................... ..........
	Динамична RAM ................................................. ................... ......
	Примери за чипове с памет............................................. ........... .
	Организация на блока памет ............................................. ...................... ....
8 Примери за решаване на проблеми ............................................. ..... ..........
9 Компютърна работилница по цифрова схемотехника...
10 Варианти на творчески задачи............................................. .......
11 Пример за изпълнение на творческа задача..................................
Библиография.................................................. .....................
Приложение. Конвенционални графични символи
микросхеми ................................................. ... ...................................

1. ВЪВЕДЕНИЕ

Електрониката е клон на науката и технологиите, който се занимава с:

– изследване на физични явления и разработване на устройства, чието действие се основава на протичане на електрически ток в твърдо тяло, вакуум или газ;

– изучаване на електрическите свойства, характеристики и параметри на тези устройства;

– практическо приложение на тези устройства в различни устройства и системи.

Първата от тези посоки съставлява региона физическа електроника . Второто и третото направление съставят района техническа електроника.

Схеми на електронни устройства е инженерно въплъщение на принципите на електрониката за практическо прилагане на електронни вериги, предназначени да изпълняват специфични функции за генериране, преобразуване и съхраняване на сигнали, които носят информация в слаботокова електроника и функции за преобразуване на енергията на електрически ток в силнотокова електроника .

В исторически план електрониката е следствие от появата и бързото развитие на радиотехниката. Радиотехниката се дефинира като област на науката и технологиите, която се занимава с изследването, разработването, производството и използването на устройства и системи, предназначени за предаване на информация чрез радиочестотни комуникационни канали.

Радиотехниката се основава на научните открития на 19 век: работата на М. Фарадей (англ.), който изяснява законите на взаимодействие между електрическите и магнитните полета; Дж. Максуел (англ.), който обобщава елементарните закони на електромагнетизма и създава система от уравнения, описващи електромагнитното поле. J. Maxwell теоретично предсказа нов тип електромагнитни явления - електромагнитни вълни, разпространяващи се в пространството със скоростта на светлината. Г. Херц (немски) експериментално потвърди съществуването на електромагнитни вълни.

Първият радиоприемник е изобретен, проектиран и успешно тестван през 1895 г. от A.S. Попов (руски). Година по-късно радиокомуникацията е осъществена от Г. Маркони (италианец), който патентова изобретението си и става Нобелов лауреат през 1909 г.

СЪС Оттогава развитието на радиотехнологиите се определя от развитието

нея елементна база, която се определя главно от напредъка в електрониката. Интересно е да проследим накратко основните етапи на развитие на елементната му база.

Най-простото електронно устройство - вакуумен диод - е изобретен от Т. Едисон (американец) през 1883 г., който монтира метален електрод в цилиндър електрическа лампанажежаема жичка и записва тока в една посока във външната верига. През 1904 г. J. Flemming за първи път използва вакуумен диод като детектор в радиоприемник. Усилващо електрическо вакуумно устройство - триод - е изобретено от Луи дьо Форест (американец) през 1906 г. Оттогава, през първата четвърт на двадесети век, технологията на електрическите вакуумни устройства бавно се развива в редица научни лаборатории в много страни по света. В Русия това направление беше ръководено от ръководителя на лабораторията в Нижни Новгород M.A. Бонч-Бруевич. Още през 1922 г. служителите на тази лаборатория построиха първата

V световна радиостанция на името на. Коминтерн с мощност 12 kW. И до 1927 г. са построени 57 такива станции. През 1925 г. е създадена генераторна лампа с мощност 100 kW. През 1933 г. в Русия влиза в експлоатация най-мощната радиостанция в света (500 kW). Първият телевизионен предавател с мощност 15 kW е пуснат в експлоатация в Москва през 1948 г. A.I. Берг вътре 1927–1929 г създава класическата теория за предавателите. В.А. Котелников в периода от 1933 до 1946 г. доказана е теоремата за квантуване на времето, която полага основите на методите за цифрова обработка на сигнали, демонстрирана е възможността за радиокомуникация на една странична лента и е публикувана теорията за потенциалната устойчивост на шум.

Периодът от 1920 до 1955 г беше ерата на ламповата електроника. Създаден е първият полупроводников триод - транзистор

V 1948 г. от J. Bardin и W. Brattain (американски). От 1955 г. започва ерата на полупроводниковата електроника. Първите интегрални схеми се появяват през 1960 г. Първият микропроцесор датира от 1971 г.

IN През 1998 г. транзисторът отбеляза своя половин вековен юбилей:

V В последния ден на юни 1948 г. американската компания Bell Telephon Laboratoris демонстрира на обществеността новоизобретено електронно устройство, което на следващия ден New York Times съобщава непринудено и без патос: „Работните елементи на устройството се състоят от две тънки жици притиснат към парче полупроводниково вещество.. Веществото усилва тока, подаден към него през единия проводник, а другият проводник премахва усиления ток. Устройство, наречено транзистор, в някои случаи може да се използва вместо вакуумни тръби.

Да, точно така изглеждаше първият транзистор и не е изненадващо, че дори експертите не успяха веднага да разберат триумфалното му бъдеще. Междувременно представеното устройство може да усилва и генерира електрически сигнали, както и да изпълнява функцията на ключ, който при команда отваря или заключва електрическа верига. И което е фундаментално важно, всичко това се извършва в твърд кристал, а не във вакуум, както се случва в електронна тръба. Това доведе до цял набор от потенциални предимства на транзистора: малки размери, механична якост, висока надеждност и принципно неограничена издръжливост. Три или четири години по-късно, когато бяха разработени много по-напреднали транзистори, всички тези очаквани предимства започнаха да се превръщат в реалност.

Честта да открият транзисторния ефект, за който е присъдена Нобеловата награда по физика през 1956 г., принадлежи на У. Шокли, Дж. Бардийн и У. Братейн. Характерно е, че и тримата бяха блестящи физици, които целенасочено преследваха това откритие. Шокли, ръководител на изследователската група, изнесе лекции по квантовата теория на полупроводниците още в предвоенните години и подготви фундаментална монография, която за дълго време се превърна в справочник за специалистите в тази област. Най-високите квалификации на Бардийн като теоретичен физик се потвърждават не само от изобретяването на транзистора и прогнозирането на редица ефекти в поведението на полупроводниците, но и от факта, че по-късно, през 1972 г., заедно с двама други изследователи, той е бил отново получава Нобелова награда – вече за създаването на теорията за свръхпроводимостта. Brattain, най-старият в групата по време на изобретението

транзистор имаше петнадесет години опит в изследването на повърхностните свойства на полупроводниците.

Въпреки че самото откритие на транзисторния ефект беше до известна степен щастлива случайност (на днешния език те се опитаха да направят транзистор с полеви ефекти, но направиха биполярен), теоретичното обучение на изследователите им позволи почти мигновено да осъзнаят това, което са открили, и предсказват цяла поредица от много по-напреднали устройства. С други думи, създаването на транзистор беше възможно само за физици, които по необходимост също притежаваха минимум изобретателски умения.

У нас транзисторът е възпроизведен през 1949 г. в лабораторията Фрязино, ръководена от А.В. Красилов, крупен учен с най-широка ерудиция.

Първите транзистори са направени на базата на полупроводниковия германий и позволяват работна температура само до 70 ° C, а това не е достатъчно за много приложни проблеми.

През втората половина на петдесетте години настъпи решителен качествен скок в развитието на транзисторите: вместо германий те започнаха да използват друг полупроводник - силиций. В резултат на това работната температура на транзисторите се повиши до 120–150 °C, докато характеристиките им останаха много стабилни, а експлоатационният живот на устройствата стана почти безкраен. Но, може би, основното беше, че през 1959 г. американската компания Firechild разработи т.нар планарна технология.Принципът тук беше, че най-тънкият филм от силициев диоксид, отгледан при високи температури върху повърхността на кристала, надеждно защитава силиция от агресивни влияния и е отличен изолатор. В този филм се създават „прозорци“, през които също при високи температури се въвеждат допинг добавки в полупроводника - така се правят фрагменти от бъдещото устройство. След това тънкослойният алуминиев ток води до активните зони, които се напръскват върху повърхността, изолирана от обема - и транзисторът е готов. Особеностите на процеса са, че всички въздействия върху плочата се извършват в една равнина и че едновременната обработка на хиляди и милиони

транзистори върху пластина, което води до най-висока степен на възпроизводимост на продукта и висока производителност.

Използвайки методите на планарната технология, е лесно да се осигури изолацията на транзисторите от субстрата и един от друг, а оттук е само една стъпка за създаване интегрална схема(микросхеми), т.е. създадени

разработване на електронна схема с активни и пасивни компоненти и свързването им на един чип в един технологичен процес. Тази стъпка е направена през същата 1959 г. Светът навлезе в епоха микроелектроника.

Типична микросхема е силициев кристал (чип), в близката повърхност на който са направени много транзистори, свързани помежду си с алуминиев филм в дадена електрическа верига. В първата микросхема „комплектът“ се състоеше само от 12 транзистора, но в рамките на две години нивото на интеграция надхвърли сто елемента на чипа и до средата на 60-те години големите интегрални схеми (LSI), съдържащи хиляди елементи, започнаха да доминират, след това ултра-големите (VLSI) и т.н.

Микросхемата има толкова по-голяма информационна мощност, колкото по-голям е броят на транзисторите, които съдържа, т.е. плътност на интеграция(плътност на опаковане на активните елементи в кристала). И то е определено минимални размериактивен елемент и кристална област, които технологията може да възпроизведе.

Основите, разгледани в този урок дизайн на цифрови схемиформират умения за проектиране на схеми за изграждане на цифрови устройства, базирани на интегрални схеми. Изучават се принципът на действие на най-простите логически елементи и методите за проектиране на кодови преобразуватели, суматори, цифрови превключватели, тригери, регистри, броячи и чипове памет на тяхна основа. Можете да проверите работата на много устройства чрез компютърно моделиранес помощта на пакета Electronics Workbench.

Препоръчителната библиография включва основно справочници за цифрови интегрални схеми. Сред другите източници, използвани в този учебник, бих искал да отбележа трудовете на доцентите на TUSUR Potekhin V.A. и Шибаева А.А. , на които авторът изказва искрена благодарност.

„ЦИФРОВА ТЕХНИКА”

ХАРКОВ 2006г

Предговор

1 ЛОГИЧЕСКО ИНЖЕНЕРСТВО И ИНЖЕНЕРСТВО НА ВЕРИГИ ОСНОВИ НА ИНЖЕНЕРСТВОТО НА ЦИФРОВИТЕ МИКРОЦИРКУЛИ

1.2 Логически елементи

2 КОМБИНАЦИОННИ СХЕМИ

2.1 Основи

2.2 Декодери

2.3 Шифровачи

2.4 Демултиплексори

2.5 Мултиплексори

2.6 Аритметични устройства

3 ЗАПУСКВАЩИ УСТРОЙСТВА

3.1 Основни понятия

3.2 Асинхронен RS тригер

3.3 Синхронни тригери

4 РЕГИСТРА

4.2 Регистри на паметта

4.3 Регистри за смяна

4.4 Реверсивни регистри

4.5 Регистри с общо предназначение

5 БРОЯЧА

5.4 Реверсивни метри

ПРЕДГОВОР

Това методическо ръководство съдържа информация, която осигурява изучаването на дисциплини:

- „Проектиране на цифрови схеми” за студенти от специалност 5.091504 (Поддръжка на компютърни и интелигентни системи и мрежи);

- „Микросхемотехника” за студенти от специалност 5.090805 (Проектиране, производство и Поддръжкаелектронни продукти);

- „Електронни устройства и микроелектроника” за студенти от специалност 5.090704 (Проектиране, производство и поддръжка на радиотехнически устройства).

Материалът, представен в тази работа, има за цел да запознае студентите с основите на съвременната цифрова микросхема и включва основните типове цифрови устройства, които се използват широко както като независими продукти под формата на микросхеми с ниска и средна интеграция, така и като част от микросхеми с висока степен на интеграция: микропроцесори и микроконтролери.

Ръководството се състои от пет раздела:

Логически и схемни основи на цифровите микросхеми,

Комбинирани вериги,

Задействащи устройства,

регистри,

Броячи.

Представянето на материала е структурирано по такъв начин, че последователно „от просто към сложно“ да представи основните теоретични принципи на анализа и синтеза на цифрови устройства. Всеки раздел съдържа подраздели, които предоставят информация относно символичното графично обозначение на изследваното устройство, неговата работна таблица, функционална или електрическа диаграма и времеви диаграми на работа, където е необходимо. Всяка от схемите получава подробно описание на логиката на нейната работа по такъв начин, че всеки студент по предмета да овладее принципите за анализ на работата на цифровите схеми и да придобие необходимите умения. Всяка от горните диаграми е типична за дадено устройство. Това не изключва друга реализация на веригата.

Основните понятия, дефиниции и правила са подчертани с удебелен шрифт, за да направят овладяването на темата по-удобно и визуално.

Като се има предвид, че представянето на материала се извършва в ред на нарастване на сложността на изучаваните цифрови устройства и че всяка следваща тема се основава на материала на предходната, препоръчително е това учебно помагало да се използва в последователността, в която се намират съответните секции.

Това ръководство е полезно да се използва не само при изучаване на теоретичните основи на цифровата микросхема, но и при подготовка за извършване на лабораторна работа, чиято цел е задълбочаване на знанията и придобиване на практически умения за сглобяване и отстраняване на грешки в цифрови устройства. Ръководството може да се използва за самоподготовка, както и по време на курсова работа и дипломно проектиране.

1 ЛОГИЧЕСКИ И ВЕРИГИ ОСНОВИ НА ЦИФРОВОТО ИНЖЕНЕРСТВО НА МИКРОЦИРКУЛИТЕ

1.1 Основни понятия на логическата алгебра

Логиката е наука за законите и формите на мислене.

Математическата логика е наука за прилагане на математически методи за решаване на логически проблеми.

Всички цифрови изчислителни устройства са изградени върху елементи, които изпълняват определени логически операции. Някои елементи осигуряват обработка на двоични символи, представляващи цифрова или друга информация, други - превключване на канали, през които се предава информацията, и накрая, трети - управление, активиране на различни действия и изпълнение на условията за тяхното изпълнение.

Електрическите сигнали, действащи на входовете и изходите на тези елементи, като правило имат два различни ниваи следователно може да бъде представено чрез двоични символи, например 1 или 0. Нека се съгласим да обозначим настъпването на някакво събитие (например наличие на високо ниво на напрежение в даден момент във веригата) със символа 1. Този символ се нарича логическа единица. Липсата на каквото и да е събитие се обозначава със символа 0, наречен логическа нула.

По този начин всеки сигнал на входа или изхода на двоичния елемент е свързан с логическа променлива, която може да приема само две стойности: състоянието на логическа единица (събитието е истина) и състоянието на логическа нула (събитието е невярно). Тези променливи се наричат ​​булеви променливи на името на английския математик J. Boole, който през деветнадесети век разработи основните принципи на математическата логика. Нека означим логическа променлива с x.

Различни булеви променливи могат да бъдат свързани чрез функционални зависимости. Например, изразът y = f (x1, x2) показва функционалната зависимост на логическата променлива y от логическите променливи x1 и x2, наречени аргументи или входни променливи.

Всяка логическа функция винаги може да бъде представена като набор от прости логически операции. Такива операции включват:

Отрицание (операция "НЕ");

Логическо умножение (конюнкция, операция “И”);

Логическо събиране (дизюнкция, операция ИЛИ).

Отрицанието (операция НЕ) е логическа връзка между входна логическа променлива x и изходна логическа променлива y, така че y е вярно само когато x е невярно и, обратно, y е невярно само когато x е вярно. Нека изобразим тази функционална връзка под формата на таблица 1.1, която се нарича таблица на истината.

Таблицата на истината е таблица, която показва съответствието на всички възможни комбинации от стойности на двоични аргументи към стойностите на логическа функция.

Таблица 1.1- Таблица на истинността на операцията „НЕ“.

х	г
0	1
1	0

Логическата функция NOT на променливата y се записва като y = и се чете „y не е x“. Ако например x е твърдение за наличие на сигнал с високо ниво (логическа единица), тогава y съответства на твърдение за наличие на сигнал с ниско ниво (логическа нула).

Логическото умножение (конюнкция, операция И) е функция, която е вярна само когато всички променливи, които се умножават, са верни едновременно. Таблицата на истинността на операцията логическо умножение съответства на таблица 1.2.

Таблица 1.2- Таблица на истинността на операцията логическо умножение

x2	x1	г
0	0	0
0	1	0
1	0	0
1	1	1

Операцията И се обозначава с точка ( ). Понякога смисълът се подразбира. Например операцията И между две променливи x1 и x2 се означава като y = x1 x2.

Логическото събиране (дизюнкция, операция ИЛИ) е функция, която е невярна само когато всички променливи, които се добавят, са невярни едновременно. Таблицата на истинността на операцията за логическо добавяне съответства на таблица 1.3. Операцията “ИЛИ” се обозначава със знака V. Например y = x1 V x2.

Таблица 1.3 - Таблица на истинността на операцията за логическо събиране

x2	x1	г
0	0	0
0	1	1
1	0	1
1	1	1

1.2 Логически елементи

1.2.1 Главна информацияотносно логическите елементи

Логическите елементи са електронни схеми, реализиращи най-простите логически функции.

Логическите елементи са представени схематично под формата на правоъгълници, на полето на които е изобразен символ, указващ функцията, изпълнявана от този елемент. Например Фигура 1.1 показва символите на елементи, които реализират логическите функции НЕ, И, ИЛИ, И-НЕ, ИЛИ-НЕ.

Фигура 1.1 - Символи на логически елементи НЕ, И, ИЛИ, И-НЕ, НИТО-НЕ

Входните променливи обикновено са изобразени отляво, а изходните променливи отдясно. Смята се, че прехвърлянето на информация става отляво надясно.

Ако изходите на някои елементи се свържат с входовете на други, получаваме схема, която изпълнява по-сложна функция. Набор от различни видове елементи, достатъчни за възпроизвеждане на всяка логическа функция, ще се нарича логическа основа. Елементите И и НЕ представляват такава логическа основа.

Логическата основа може да се състои само от един тип елемент, например елемент И-НЕ, чиято диаграма е показана на фиг. 1.2.

Фигура 1.2 - Схема за получаване на елемента И-НЕ

Универсалността на елемента И─НЕ е осигурила широкото му използване при създаването на логически устройства на цифровата компютърна технология.

Има редица други елементи, които изпълняват прости логически функции. Те включват, например, елемента за сумиране по модул две (изключително ИЛИ), който изпълнява функцията за неравно значение на две променливи:

Таблицата на истината и символът за такъв елемент са показани на фиг. 1.3.

X2	X1	U
0	0	0
0	1	1
1	0	1
1	1	0

Фигура 1.3 - Таблица на истината и символ на елемента „изключително ИЛИ“.

Функцията на несъответствие е равна на единица само в случай, че променливите xl и x2 имат различни стойности.

1.2.2 Параметри на логическите елементи

Най-простите цифрови елементи се характеризират със следните параметри:

Скорост tз ср,

Товароносимост (коефициент на разклоняване на изхода) p,

Коефициент на комбиниране на входове (брой входове на логическия елемент) t,

Устойчивост на шум Un,

Консумирана мощност Рср,

Захранващо напрежение U,

Ниво на сигнала.

Производителността е един от най-важните параметри, характеризиращ се със средното време на забавяне на разпространението на сигнала

където и са закъсненията при включване и изключване на веригата (Фигура 1.4).

Фигура 1.4 - Закъснения при включване и изключване на веригата

Товароносимостта показва колко логически входа могат да бъдат свързани едновременно към изхода на даден логически елемент, без да се нарушава работата му.

Коефициентът на комбиниране на входа определя максималния възможен брой входове на един логически елемент. Увеличаването на m разширява логическите възможности на веригата поради изпълнението на функция от по-голям брой аргументи на един И-НЕ елемент, ИЛИ-НЕ и т.н., но това влошава производителността и устойчивостта на шум.

Устойчивостта на шум характеризира способността на даден елемент да функционира правилно при наличие на смущения. Устойчивостта на шум се определя от максимално допустимото напрежение на смущение, при което се осигурява работата на веригата.

Консумацията на енергия се характеризира със средна стойност

Рср = (Р0 + Р3)/ 2,

където P0 и P3 са консумация на енергия при отворен и затворени състояниясхема. В този случай се приема, че приблизително половината от веригите в устройството са отворени във всеки един момент. Въпреки това, в устройства, които имат сложен инвертор, консумацията на енергия зависи от честотата на тяхното превключване. Следователно тук е необходимо да се вземе предвид средната консумация на енергия при максимално допустимата честота на повторение на превключващите импулси и работен цикъл от два. При определяне на тази мощност се извършва осредняване за целия период на превключване на веригата.

Логическите елементи се характеризират и с броя на използваните захранвания и стойностите на захранващото напрежение, както и с полярността и нивото на входните и изходните сигнали.

1.2.3 Основни логически вериги

От цялото разнообразие от дизайн на схеми и технологичен дизайн на цифрови схеми, два основни вида са най-разпространени: TTL и MOS схеми.

1.2.3.1 Основни TTL интегрални схеми

Основната характеристика на TTL елементите е използването на многоемитерни транзистори (MET), които изпълняват функцията "И". Основните интегрални TTL схеми изпълняват функцията NAND и имат два вида изходи: с товар в колектора на изходния транзистор VT4 (R3, VT3, VD) и с отворен колектор. И двете опции са показани на фигури 1.5 и 1.6.

Фигура 1.5 - Основна TTL интегрална схема с товар в колектора на изходния транзистор

Фигура 1.6 - Основна TTL интегрална схема с отворен колектор

Във веригата на фигура 1.5 е реализиран сложен инвертор на транзистори VT2-VT4, изпълняващ операцията „НЕ“, което позволява да се осигури висока товароносимост, достатъчна скорост и устойчивост на шум на веригата. Освен това в изходната верига няма преминаващ ток през веригата +5V през R3 – VT3 – VD – VT4 – общ проводник, т.к. във всяко състояние един от транзисторите VT3 или VT4 е затворен.

Веригата на фигура 1.6 с отворен колектор ви позволява да имате много паралелни изходи, което увеличава капацитета на натоварване на веригата.

Нека разгледаме принципа на работа на основна TTL схема (Фигура 1.5) за два случая, съответстващи на различни набори от входни сигнали.

Случай 1. Ако всички входове на MET VT1 се захранват с напрежения, съответстващи на нивото на логическа единица, тогава емитерните преходи на VT1 са затворени и токът протича през резистор R1, преходът с отворен колектор към основата на транзистора VT2, отваряйки го . Сега токът протича през резистора R2, отворете VT2 и след това усиленият ток от емитера VT2 влиза в основата на изходния инвертиращ транзистор VT4, отваряйки го до насищане, като по този начин свързва изхода към общия проводник - и напрежението на изхода Y ще отговарят на нивото на логическата нула. В този случай транзисторът VT3 ще бъде затворен, защото основният му потенциал няма да надвишава 1V, което не е достатъчно за отваряне на VT3.

Наистина ли:

UbVT3 = UbeVT4 + UkeVT2 = 0,7 + 0,3 = 1V;

UеVT3 = UеVT4 + UVD = 0,3 + 0,7 = 1V.

UеVT3 = UеVT3 – UеVT3 = 1 – 1 = 0.

Случай 2. Ако входно напрежение, съответстващо на ниво на логическа нула, се появи на поне един вход на MET VT1, тогава съответният преход база-емитер VT1 ще се отвори, MET ще премине в състояние на насищане и потенциалът на неговия колектор ще стане близо до нулата.

По-точно, ако приемем, че логическата нула не надвишава 0,3 V, а спадът на напрежението през отворения преход база-емитер VT1 е 0,7 V, тогава базовият потенциал на VT1 ще бъде не повече от 0,3 + 0,7 = 1V. Следователно VT2 ще се затвори и VT4 ще се затвори, защото за да ги отворите трябва 0.7V и плюс 0.7V за отваряне на връзката база-колектор VT1. Така че, за да отворите веригата VT2 - VT4, е необходимо в основата на VT1 да има поне 0,7 + 0,7 + 0,7 = 2,1 V, което съответства на първия случай.

Транзисторът VT3 ще се отвори поради следната причина. защото VT2 е затворен, тогава няма ток през R2 и съответно спад на напрежението върху него, така че потенциалът в колектора на VT2 и следователно в основата на VT3 ще се увеличи до 5V. На изхода на веригата ще бъде зададено напрежение, съответстващо на нивото на логическа единица, която се захранва през отворен VT3 от +5V.

В допълнение към разглежданите TTL вериги са налични вериги с три състояния, за да се осигури сътрудничество с магистрални линии (Фигура 1.7).

Фигура 1.7 - Основна TTL интегрална схема с три състояния

Името на тези вериги може да бъде подвеждащо, тъй като те всъщност не са порти с три напрежения. Това са най-често срещаните логически схеми, които имат трето изходно състояние - „отворено“. Те съчетават всички предимства на елементите с резистор в товарната верига и възможността за работа на обща шина, която има верига с отворен колектор. Веригите с три състояния имат отделен гейт вход C (обикновено обозначен CS (Chip Select)), с помощта на който (когато към него се приложи логическа нула) те могат да бъдат настроени на трето състояние, независимо от това какви сигнали действат логическите входове Третото състояние се характеризира с това, че и двата транзистора VT3 и VT4 са затворени, а изходът не е свързан нито към +5V, нито към общия проводник.

Поради подобрените си характеристики, те обикновено се използват като водачи на автобуси вместо вериги с отворен колектор. В този случай не е необходимо да се инсталира резистор за натоварване.

1.2.3.2 Логически схеми на базата на MOS транзистори

В момента се произвеждат няколко вида логически схеми, базирани на MOS транзистори. Особеността на ИС, базирани на MOS структури, е, че в тези схеми няма резистори, а ролята на нелинейни резистори се изпълнява от подходящо свързани транзистори. Те имат висока товароносимост и устойчивост на шум и заемат малко площ на повърхността на чипа, те са технологично напреднали и евтини. MOSFETs са подобни по принцип на вакуумните тръби, тъй като се управляват от напрежение, а не от ток.

Веригите, базирани на MOS транзистори, все още са по-бавни от схемите, базирани на биполярни транзистори, което се обяснява с доста значителния капацитет, образуван между портата, източника, изтичането и субстрата на MOS транзистора, които изискват определено време за презареждане.

Най-широко използваните са CMOS вериги (допълнителни MOS вериги), в които както p-каналните, така и p-каналните транзистори се използват заедно.

Предимствата на схемите, базирани на CMOS транзистори, са ниска консумация на енергия, висока производителност и повишена устойчивост на шум. Основата на всички CMOS логически схеми е CMOS инверторът (Фигура 1.8).

Фигура 1.8 - CMOS инвертор

Тук долният транзистор има n-тип канал, горният има p-тип канал. Портите на двата транзистора се комбинират и към тях се прилага управляващо напрежение. Субстратите са свързани към източниците. Когато на входа се получи напрежение с високо ниво (логическо), транзистор с канал от n-тип (долен) се отваря и транзистор с канал от тип p (горен) се затваря. Изходът е логически нулев сигнал.

Напротив, когато на входа се подаде напрежение, съответстващо на ниво логическа нула, горният транзистор се отваря, а долният се затваря. Изходът е сигнал логическа единица.

Схема, която изпълнява функцията NOR, е показана на фигура 1.9.

Фигура 1.9 - CMOS NOR верига

Когато на вход А се получи напрежение, съответстващо на ниво логическа единица, транзисторът VT4 се отваря и VT1 ​​се затваря, в резултат на което изходното напрежение ще съответства на ниво логическа нула. Когато към входовете A и B се приложи напрежение, съответстващо на ниво на логическа нула, транзисторите VT3 и VT4 се затварят, а VT1 и VT2 се отварят. В този случай изходното напрежение ще съответства на нивото на логическо (т.е. близо до напрежение E).

Схемата, която изпълнява функцията NAND, е показана на фигура 1.10.

Фигура 1.10 - CMOS NAND верига

Недостатъците на CMOS технологията включват факта, че е невъзможно да се постигне същата висока плътност на опаковката, както при MOS технологията поради известно излишък на транзистори. Въпреки това CMOS схемите не протичат постоянно, което значително намалява консумацията на енергия в статичен режим. В динамичен режим консумацията на енергия се увеличава поради презареждането на междуелектродните капацитети на транзисторите и едновременното отваряне на всички транзистори в момента на превключване, т.е. консумацията на енергия на такива вериги се увеличава с увеличаване на честотата на превключване.

1.3 Основни закони на логическата алгебра

В алгебрата на логиката са приети следните основни закони:

Комутативни (комутативни свойства)

x1 V x2 = x2V x1

x1 x2 = x2 x1

Конюнктив (свойства на асоциативност)

x1 V (x2 V x 3) = (x1 V x2) V x 3

x1 (x2 x 3) = (x1 x2) x 3

Разпределение (разпределителни свойства)

x1 V x2 x 3 = (x1 V x2) (x1 V x3)

x1 (x2 V x 3) = x1 x2 V x1 x3

Закон за инверсията (правило на де Морган)

Закон за свързването

Комутативните и комбинационните закони се намират в обикновената алгебра и са извън съмнение.

В обикновената алгебра няма разпределителен закон за умножението и закон за обръщане. Доказателството на тези закони може да бъде направено чрез съставяне на таблици на истинност за дясната и лявата страна на уравненията, описващи определен закон.

Законът за инверсията може да се използва за преминаване от дизюнкция към конюнкция и обратно. Така, например, ако приложим инверсия наляво и правилната странаизрази, отразяващи закона за обръщане, получаваме , и по-нататък . Такава трансформация може да е необходима при проектиране на логическа схема за преход към база NAND.

В закона за слепването всяка двойка комбинирани елементарни продукти се различава само по една променлива (x2), която влиза в първия продукт без отрицание, а във втория с отрицание. Такива елементарни продукти се наричат ​​съседни. Законът за слепване се прилага към съседни продукти, в резултат на което броят на сумираните продукти и броят на променливите намаляват с единица. Единствената променлива, която остава, е тази, която не се променя.

1.4 Дизюнктивни нормални форми

За да напишете една и съща функция на логическата алгебра, можете да използвате много различни форми. Формите, които представляват суми от елементарни продукти, се наричат ​​дизюнктивни нормални форми (DNF).

Елементарният продукт е продукт, в който факторите са само отделни променливи или техни отрицания.

Очевидно една и съща функция може да бъде представена от много различни DNF. Има обаче видове DNF, в които функцията може да бъде написана по уникален начин. Тези форми се наричат ​​перфектни дизюнктивни нормални форми (PDNF). SDNF се определя като сбор от елементарни продукти, в които присъстват всички променливи, със или без отрицание.

Правилото за писане на SDNF функция според нейната таблица на истината:

За всички комбинации от входни променливи, които превръщат функцията в едно, запишете елементарни произведения, като обърнете променливите, които са равни на нула в дадена комбинация, и свържете всички получени елементарни произведения с логически знаци за сумиране.

Нека разгледаме един пример. Нека функцията е определена от таблица на истинност (Таблица 1.4). Изисква се да напишете функцията SDNF, като използвате нейната таблица на истината.

Таблица 1.4- Таблица на истината

x2	x1	x0	F(x2, x1, x0)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0

таблицата на истинността на такава функция съдържа три реда, в които функцията е равна на единица. Всеки от тези редове съответства на специфична комбинация от входни променливи, а именно: 001, 100 и 101.

Нека приложим правилото за запис на SDNF към функцията, представена в таблица 1.4, и да получим три елементарни продукта, съответстващи на входните комбинации. Свързвайки тези продукти с логически знаци за сумиране, стигаме до SDNF:

F(x2, x1, x0) = .

1.5 Минимизиране на логически функции

SDNF не винаги е най-простият израз на функция. Идентичните трансформации позволяват значително опростяване (минимизиране) на изразите на логическите функции. Всяка логическа функция се изпълнява с помощта на определен набор от устройства. Колкото по-малко елементи съдържа един израз, толкова по-проста е схемата, която реализира съответната логическа функция. Следователно е от голям интерес да се разгледат методи за минимизиране на логическите функции.

Има аналитични и таблични методи за минимизиране.

1.5.1 Аналитични методи

Най-често срещаният е методът на директните трансформации на идентичността. Този метод се състои в последователно прилагане на законите и правилата за идентични трансформации на алгебрата на логиката към определена формула.

методът на директните трансформации не се поддава на ясна алгоритмизация. Действията, използвани при изпълнението на този метод, се определят от вида на преобразувания оригинален израз, квалификацията на изпълнителя и други субективни фактори. Липсата на такава алгоритмизация значително увеличава вероятността от грешки и възможността за получаване на ненапълно минимизирана формула.

Методът на директните трансформации е най-подходящ за прости формули, когато последователността на трансформациите е очевидна за изпълнителя. Най-често този метод се използва за окончателно минимизиране на изрази, получени след минимизирането им с други методи.

Желанието да се алгоритмизира търсенето на съседни елементарни продукти доведе до разработването на таблични методи за минимизиране на логически функции. Един от тях е метод, базиран на използването на карти на Карно.

1.5.2 Използване на карти на Karnaugh

Картата на Карно е графично представяне на таблицата на истинността на логическите функции.

Това е таблица, съдържаща 2n правоъгълни клетки, където n е броят на логическите променливи. Например карта на Карно за функция от четири променливи има 24 = 16 клетки. Структурата на картите на Карно за функции на две и три променливи е показана по-долу.

Фигура 1.11 - Таблица на истинност (a) и структура на картите на Карно (b) за функция на две променливи

Фигура 1.12- Таблица на истината (a) и структура на картите на Карно (b) за функция от три променливи

Картата е маркирана с координатна система, съответстваща на стойностите на входните променливи. Например горният ред на картата за функция от три променливи съответства на нулевата стойност на променливата x1, а долният ред съответства на нейната единична стойност. Всяка колона на тази карта се характеризира със стойностите на две променливи: x2 и x3. Комбинацията от числа, които маркират всяка колона, показва за какви стойности на променливите x2 и x3 се изчислява функцията, поставена в клетките на тази колона.

Ако една функция е равна на единица в определен набор от променливи, тогава нейната SDNF задължително съдържа елементарен продукт, който приема единичната стойност на този набор. По този начин клетките на картата на Карно, представляващи функция, съдържат толкова единици, колкото елементарни продукти се съдържат в нейната SDNF, и всяка единица съответства на един от елементарните продукти.

Нека отбележим, че координатите на редовете и колоните в картата на Карноу не следват естествения ред на увеличаване на двоичните кодове, а в реда 00, 01, 11, 10. Промяната в реда на множествата се извършва така, че съседните множества са съседни, т.е. се различават по стойността само на една променлива. Клетките, в които функцията приема стойности, равни на единица, се запълват с единици. Останалите клетки се попълват с нули.

Нека разгледаме процеса на минимизиране, използвайки примера, представен на Фигура 1.13.

Първо, образуваме правоъгълници, съдържащи 2k клетки, където k е цяло число. Съседните клетки, които съответстват на съседни елементарни продукти, се комбинират в правоъгълници.

Фигура 1.13-Таблица на истината (a) и карта на Карно (b)

Например на фигура 1.13b се комбинират клетки с координати 001 и 101. Когато тези клетки се комбинират, се образува правоъгълник, в който променливата x1 променя стойността си. Следователно тя ще изчезне при слепване на съответните елементарни продукти и ще останат само x2 и x3, а променливата x2 приемаме в обратна форма, т.к. то е равно на 0.

Клетките, разположени в първия ред (Фигура 1.13,b), съдържат единици и са съседни. Следователно всички те са комбинирани в правоъгълник, съдържащ 22 = 4 клетки.

Променливите x2 и x3 в рамките на правоъгълника променят стойността си; следователно те ще изчезнат от получения елементарен продукт. Променливата x1 остава непроменена и равна на нула. По този начин елементарният продукт, получен чрез комбиниране на клетките от първия ред на фигура 1.13,6, съдържа само едно x1, което приемаме в обратна форма, тъй като то е равно на 0. Това по-специално следва от факта, че четирите клетки от първия ред съответстват на сумата от четири елементарни продукта:

Функцията, съответстваща на фигура 1.6, има формата:

Съвкупността от правоъгълници, покриващи всички единици, се нарича покритие. Имайте предвид, че една и съща клетка (например клетка с координати 001) може да бъде покрита два или повече пъти.

И така, можем да направим следните изводи:

1. Формулата, получена в резултат на минимизиране на логическа функция с помощта на карти на Карно, съдържа сумата от толкова елементарни произведения, колкото правоъгълници има в покритието.

2. Колкото повече клетки има в един правоъгълник, толкова по-малко променливи се съдържат в съответния елементарен продукт.

Например, за картата на Карно, показана на фигура 1.14a, правоъгълник, съдържащ четири клетки, съответства на елементарен продукт от две променливи, а квадрат, състоящ се само от една клетка, съответства на елементарен продукт, включващ всичките четири променливи.

Фигура 1.14-Карти на Карнау за функции на четири променливи

Функцията, съответстваща на покритието, показано на фигура 1.14, а, има формата:

Въпреки факта, че картите на Карно са изобразени на равнина, съседството на квадратите се установява на повърхността на тора. Горната и долната граница на картата на Карно изглеждат „залепени заедно“, образувайки повърхността на цилиндър. При залепване на страничните граници се получава тороидална повърхност. Следвайки горните разсъждения, установяваме, че клетките с координати 1011 и 0011, показани на фигура 1.14, b, са съседни и са комбинирани в правоъгълник. Наистина, посочените клетки отговарят на сумата от елементарни произведения

Останалите четири единични клетки се комбинират по същия начин. В резултат на тяхното комбиниране се получава елементарен продукт. И накрая, функцията, съответстваща на покритието, показано на фигура 1.14, b, има формата

Картата на Karnaugh, показана на фигура 1.7, c, съдържа единични клетки, разположени в ъглите. И четирите клетки са съседни и когато се комбинират, ще дадат елементарния продукт.

Обсъдените по-горе примери ни позволяват да формулираме:

Последователност от минимизиране на логически функции с помощта на карти на Карно

1. Показва се таблица за n променливи и нейните страни са маркирани.

2. Клетките на таблицата, съответстващи на набори от променливи, които превръщат функцията в единица, се запълват с единици, останалите клетки се запълват с нули.

3. Най-доброто покритие на масата се избира с правилни правоъгълници, които очертаваме. Всеки правоъгълник трябва да има 2n клетки.

4. Едни и същи клетки с единици могат да бъдат включени в различни контури.

5. Броят на правоъгълниците трябва да бъде минимален, а площта на правоъгълниците трябва да бъде максимална.

6. За всеки правоъгълник записваме произведението само на онези променливи, които не променят стойността си. Ако тази променлива е равна на нула, тогава тя се записва в обратна форма.

7. Свързваме получените продукти с логически знак за добавяне.

Когато използвате BCD кодове, десетичните цифри се представят с четири двоични цифри. От всички възможни 16 кодови комбинации се използват само 10, а останалите комбинации са забранени и никога не могат да се появят. Ако някоя функция има забранени набори от променливи, тогава нейните стойности в посочените набори не са дефинирани и са маркирани с X в таблицата на истината.

Двоичните функции, чиито стойности не са дефинирани за всички набори от входни променливи, се наричат ​​непълно дефинирани.

Когато минимизирате непълно дефинирана функция, тя трябва да бъде допълнително дефинирана, т.е. несигурни стойности на клетките на картата на Карно на случаен принципзамени с единици или нули. Препоръчително е да изберете опцията, при която формулата за минимизираната функция е най-проста.

1.6 Синтез на комбинационни логически схеми

Синтезът е процес на получаване на функционална верига, която изпълнява дадена логическа функция.

Процесът на разработване на логически схеми включва следната последователност от действия:

1) От таблицата на истината преминаваме към картата на Карно

2) Извършваме минимизиране и получаваме минимизиран логически израз дадена функция(вижте 1.5.2)

3) Трансформирайте получения логически израз в основата И-НЕ, като използвате закона за инверсия

Нека разгледаме един пример. Изградете логическа структура, дадено от таблицатаистина, показана на фигура 1.15 a.

Фигура 1. 15-Таблица на истината (a) и карта на Карно (b)

1) Отидете до картата на Карно и начертайте правоъгълни контури около съседните клетки с единици, както е показано на Фигура 1. 15 b.

2) Използвайки контурите, показани на картата на Карно, получаваме следния логически израз

3) Трансформирайте получения логически израз в основата И-НЕ

4) Изграждане на логическа структура

Фигура 1.16 - Логическа структура, която изпълнява функцията, определена от таблицата на истината на Фигура 1.15 a

2 КОМБИНАЦИОННИ СХЕМИ

2.1 Основи

При свързване на логически елементи се формират устройства, чиито схеми се наричат ​​логически. Има комбинационни и последователни вериги.

Комбинационните схеми изпълняват функции, чиито стойности са в този моментвремето се определят само от набора от стойности на входните променливи в един и същи момент от време и не зависят от предишните стойности на входните променливи.

За такива схеми е обичайно да се казва, че те нямат свойството на паметта (предисторията не влияе на резултата от трансформацията). Имайте предвид, че всеки реален логически елемент има определено време на забавяне за промени в изходния сигнал спрямо входа. Най-важните комбинирани схеми включват следните устройства:

Декодери,

Шифровачи,

Демултиплексори,

мултиплексори,

Разширители.

2.2 Декодери

Декодер (декодер) е устройство, което преобразува n-битов позиционен код в m-битов унитарен код, т.е. съдържащ само една единица или нула.

Декодерът има n входа и m (m ≤ 2n) изхода. На графичните символи декодерите се обозначават като DC (от английски decoder).

Фигура 2.1 показва конвенционално графично обозначение (UGO) и таблица на функционирането на декодер с два входа (2: 4).

Входове		Изходи
x1	x0	0	1	2	3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Фигура 2.1 - Графичен символ и таблица на работа на декодер с два входа (2: 4).

От таблицата на работа на двувходов декодер следва, че номерът на активния изход, на който има единица, съвпада с двоичния код на входовете, ако е представен като десетично число. Например 012 = 110, 102 = 210, 112 = 310.

Нека изградим схема на декодер с два входа, за която записваме функциите на всеки изход, като използваме таблицата на истината и правилото за запис SDNF (вижте 1.4): Изход 0 - , Изход 1 - , Изход 2 - , Изход 3 - . Въз основа на получените логически изрази получаваме схемата, представена на фигура 2.2.

Фигура 2.2-Схема на декодер с два входа (2: 4)

2.3 Шифровачи

Кодерът е устройство, което има m входа и n изхода (m ≤ 2n) и преобразува m-битов унитарен код в n-битов позиционен код.

В графичните символи енкодерите са означени като CD.

Предназначението на енкодерите е да преобразуват единични входни сигнали в съответни кодови комбинации на изходите, които се определят от подходящия метод на кодиране на входните сигнали. Всеки отделен вход на енкодера съответства само на един от възможните набори от изходни променливи. Съответната кодова комбинация се появява на изходите на енкодера тогава и само тогава, когато на неговия вход се появи единичен сигнал, който е свързан с дадена изходна комбинация.

Входовете на енкодера са номерирани така, че появата на единичен сигнал на i-тия вход води до появата на изходен набор, който представлява числото i, записано в двоичната бройна система. Фигура 2.3 показва функционалната диаграма и таблицата на истината на енкодер с осем входа.

Входове								Изходи
X0	X1	X2	X3	X4	X5	X6	X7	U2	U1	У0
0	0	0	0	0	0	0	1	1	1	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	1	0	0	0	0	0	1	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	0	0	1
1	0	0	0	0	0	0	0	0	0	0

Фигура 2.3 - Функционална диаграма и таблица на истината на енкодер с осем входа.

2.4 Демултиплексори

Демултиплексорът е устройство, в което сигналите от един информационен вход се разпределят в желаната последователност в няколко изхода.

В графичните символи демултиплексорите са обозначени с DMX. Фигура 2.3 показва конвенционален графичен символ и таблица на работата на демултиплексора.

Адрес		Изходи
A1	A0	0	1	2	3
0	0	х	0	0	0
0	1	0	х	0	0
1	0	0	0	х	0
1	1	0	0	0	х

Фигура 2.4-UGO и таблица на работа на демултиплексора 1:4

Тук входът x е информационен вход, входовете A0 A1 са адресируеми, кодът на който определя кой от изходите ще генерира сигнали, които повтарят x. Принципът на определяне на изходния номер чрез адресна комбинация е същият като този на декодера. С t адресируеми входове, демултиплексорът може да има до 2m изходи, в зависимост от дизайна.

Ако демултиплексорът 1:4 поддържа потенциала U1 (логическа единица) на информационния вход x, тогава той ще работи като декодер 2:4, чиито входове ще бъдат A0 и A1. По този начин няма фундаментална разлика между декодера и демултиплексора и разликата се свежда до вида на сигналите на входа x: ако те се променят с времето, това е демултиплексор, ако не, това е декодер. Декодерите често нямат този вход и изходните сигнали на активния изход имат една, предварително известна стойност. Това се потвърждава от схемата на демултиплексора, която е представена на фигура 2.5.

Фигура 2.5 - 1:4 схема на демултиплексор

Наистина, ако x = 1, тогава всички & порти са отворени и изходните сигнали точно повтарят сигналите на декодера, включен в демултиплексора. За произволна стойност на сигнала x, той ще се появи на изхода на портата И, който се отваря от сигнала "1" от изхода на декодера, определен от кода на входовете A0 и A1.

2.5 Мултиплексори

Мултиплексорът е устройство, в което сигналите от един от информационните входове се подават в желаната последователност към един изход.

В графичните символи мултиплексорите са обозначени с MUX. Фигура 2.6 показва символ и таблица на работата на мултиплексор 4:1.

Адрес		Изход
A1	A0	Е
0	0	Въведете 0
0	1	Вход 1
1	0	Вход 2
1	1	Вход 3

Фигура 2.6 - Графичен символ и таблица на работа на 4:1 мултиплексор

Тук входове 0,1,2,3 са информационни входове, A0 и A1 са адресни входове, кодът на които определя от кои входни сигнали ще бъдат взети за предаване към изход F. Принципът на определяне на входния номер чрез адресна комбинация е същото като това на декодера и демултиплексора. С t адресируеми входове, мултиплексорът може да има до 2m входове, в зависимост от дизайна. Схемата на мултиплексор с четири входа (4:1) е показана на фигура 2.7.

Фигура 2.7- 4:1 мултиплексорна верига

От диаграмата следва, че един от входните сигнали преминава през AND gate, който се отваря от сигнала "1" от изхода на декодера, зададен от кода на входовете A0 и A1. На изходите на останалите елементи И в този момент има сигнали “0”, които не пречат на преминаването на информация от избрания вход през елемента ИЛИ към изхода.

Мултиплексор с t адресни входове може да се използва за реализиране на произволна логическа функция от t аргумента.

Изпълнението на необходимата функция се извършва въз основа на нейната таблица на истинност. Стойностите на наборите от аргументи са посочени на адресните входове. И неговите информационни входове са свързани към източници на сигнали "0" и "1" по такъв начин, че входът, който е свързан към изхода на всеки от входните комплекти, съдържа стойност на сигнала, която съответства на таблицата на истината. Като пример Фигура 2.8 показва диаграма на свързване на мултиплексор за прилагане на функцията, показана в таблицата на истината.

Фигура 2.8 - Използване на мултиплексор за реализиране на дадена логическа функция

Декодери и демултиплексори, проектирани като микросхеми със средна степен на интеграция, намират широко приложение в информационната и измервателната техника. Подобно на мултиплексорите, те често се използват в комбинация с броячи и регистри. Те служат като табла-разпределители на информационни сигнали и тактови импулси, за демултиплексиране на данни и организиране на адресна логика в оперативни и постоянни запаметяващи устройства, както и за преобразуване на двоичен десетичен код в десетичен за целите на управление на индикаторни и печатащи устройства. Броят на изходите и разпределението на сигналите върху тях се определят от естеството на предвиденото натоварване.

Декодерите за работа с газоразрядни индикаторни лампи имат високоволтови транзистори на изхода и изходна схема "един от десет". Микросхемите, които работят със седемсегментни индикатори (полупроводникови, нажежаеми, вакуумни), имат седем изхода и правилно разпределение на сигналите към тях за всяка комбинация от входни сигнали.

Демултиплексори-дешифратори като самостоятелни продукти имат 4; 8 или 16 изхода. Ако необходимият брой изходи надвишава възможностите на един чип, към системата се добавят демултиплексори (декодери). В това отношение няма фундаментална разлика с мултиплексорите.

Например, разгледайте IC K561KP1, който съдържа два мултиплексора с четири входа. Микросхемата има два адресни входа 1 и 2, общи за двата мултиплексора, общ стробиращ вход S, информационни входове X0 - X3 на първия мултиплексор, входове Y0 - US на втория мултиплексор. Две версии на изображението KP1 са показани на Фигура 2.9.

.

Фигура 2.9 - Функционална диаграма и символно графично обозначение на микросхемата K561KP1

Когато към адресните входове 1 и 2 се приложи двоичен адресен код и сигнал “0” към вход S, изходите на мултиплексорите се свързват към входове, чиито номера съответстват на десетичния еквивалент на адресния код. Ако на входа S има сигнал “1”, изходите на мултиплексорите се изключват от входовете и преминават във високоимпедансно (трето) състояние. Свързване на входове Сигналът, предаван през мултиплексора, може да бъде аналогов или цифров; може да се предава както от входове към изход (микросхемата работи в режим на мултиплексор), така и от изхода, разпределен към входовете (режим на демултиплексор).

Чипът демултиплексор-декодер K155IDZ (Фигура 2.10) има четири адресни входа 1, 2, 4, 8, два инверсни стробиращи входа S, комбинирани от И, и 16 изхода 0-15. Ако и двата стробиращи входа имат дневник. 0, на изхода, чийто номер съответства на десетичния еквивалент на входния код (вход 1 е най-малката цифра, вход 8 е най-значимата), ще има лог. 0, на други изходи - log. 1. Ако поне един от стробиращите входове S log. 1, тогава, независимо от състоянията на входовете, се формира дневник на всички изходи на микросхемата. 1.

Фигура 2.10-Символно графично обозначение на K155IDZ демултиплексор-декодер

Наличието на два стробиращи входа значително разширява възможностите за използване на микросхеми. От две микросхеми IDZ, допълнени от един инвертор, можете да сглобите декодер с 32 изхода (Фигура 2.11).

Фигура 2.11 - Декодер за 32 изхода, базиран на чипа K155IDZ

2.6 Аритметични устройства

2.6.1 Обща информация

Разгледаните до тук комбинационни устройства изпълняват логически функции. За да се опише поведението им, се използва апаратът на логическата алгебра. Входните и изходните сигнали с високо и ниско ниво се оценяват съответно като логическа 1 и логическа 0.

Дискретната технология работи и с друг клас устройства, чиято цел е да извършват аритметични операции с двоични числа: събиране, изваждане, умножение, деление. Аритметичните устройства също включват възли, които извършват специални аритметични операции, като идентифициране на паритета на дадени числа (определяне на паритет) и сравняване на две числа.

Особеността на аритметичните устройства е, че на сигналите се присвояват не логически, а аритметични стойности 1 и 0, а действията върху тях се подчиняват на законите на двоичната аритметика. Въпреки че аритметичните устройства работят с числови стойности, също така е удобно да се използват таблици на истината, за да се опише тяхната работа. Аритметичните устройства се използват много широко в цифровите компютри и доста често в информационно-измервателната техника.

Най-важното от аритметичните операции е събирането (сумирането). В допълнение към прякото си предназначение, той се използва и за други операции: изваждането е събиране, при което изваждането се въвежда в обратен или допълнителен код, а умножението и делението са последователно събиране и изваждане.

Суматорът е функционална единица, която извършва аритметично събиране на числа.

В дискретни технологични устройства сумирането се извършва в двоична система или, по-рядко, BCD. Въз основа на естеството на тяхното действие суматорите се разделят на две категории: - комбинационни - като всички разгледани по-рано възли, които нямат елементи на паметта; - кумулативен - запазване на резултатите от изчисленията.

От своя страна, всеки от суматорите, които работят с многобитови суматори, в зависимост от метода на обработка на числата, могат да бъдат класифицирани като сериен или паралелен тип.

Както серийните, така и паралелните суматори са изградени на базата на еднобитови схеми за добавяне. Добавянето на числа в последователни суматори се извършва побитово, последователно във времето. В паралелните суматори добавянето на всички цифри на многоцифрени числа става едновременно.

По-нататък ще говорим само за комбинационни суматори.

2.6.2 Половин суматор

Най-простият сумиращ елемент е полусуматор. Произходът на този термин ще стане ясен в хода на изложението. Едно от най-простите устройства за добавяне е половин суматор, чиито UGO и таблица на истината са показани на Фигура 2.12.

Входове		Изходи
А	IN	Р	С

Фигура 2.12-UGO и таблица на истината на полусуматора

Полусуматорът се обозначава с буквите HS (полусума). Полусуматорът има два входа A и B за два члена и два изхода: S (сума) и P (пренасяне).

Логическата структура на полусуматора е изградена на базата на таблица на истинност, от която следва, че работата на полусуматора се описва със следните уравнения:

Изразът за изхода S, както и колоната S на таблицата на истината, напълно съвпада с таблицата на истината за вратата изключително ИЛИ. Това обстоятелство обяснява защо операцията "изключително ИЛИ" се нарича добавяне по модул 2. Логическата структура на половин суматор в обща и разширена форма е показана на фигура 2.13.

Фигура 2.13 - Логическа структура на полусуматор в общ и разширен вид

2.6.3 Пълен суматор

Процедурата за добавяне на две n-битови двоични числа може да бъде представена по следния начин (Фигура 2.14).

Фигура 2.14-Събиране на две n-битови числа

Добавянето на най-малко значимите цифри A1 и B1 произвежда сумиращия бит S1 и пренасящия бит P1. В следващата (втора) цифра се добавят числата P1, A2 и B2, което образува сумата S2 и пренасянето P2. Операцията продължава, докато се добави всяка двойка цифри във всички цифри, резултатът от добавянето ще бъде числото S = Pn Sn ... S1, където Pi и Si представляват 1 или 0, получени в резултат на побитово добавяне. Полусуматорът има два входа и следователно е подходящ за използване само в най-малката цифра.

Устройството за сумиране на две многоцифрени числа трябва да има, започвайки от втората цифра, три входа: два за членовете Ai и Bi и един за предаващия сигнал Pi-1 от предходната цифра. Този възел се нарича пълен суматор, чиито UGO и таблицата на истината са представени на Фигура 2.15.

Входове			Изходи
Пи-1	А	IN	Пи	С
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Фигура 2.15-UGO и таблица на истината на пълния суматор

Използвайки таблицата на истината, можем да получим следните изрази за изходните функции , . Тези изрази ви позволяват да изградите логическата структура на пълния суматор, който е представен на фигура 2.16

Фигура 2.16 - Логическа структура на пълен суматор

2.6.4 Многобитов суматор

За изграждане на многобитов суматор се използват половин суматор и пълен еднобитов суматор, обсъдени по-горе. Връзките, показани на фигура 2.17, се правят в съответствие с алгоритъма, представен на фигура 2.14.

Фигура 2.17-Многобитов (трибитов) суматор

3 ЗАПУСКВАЩИ УСТРОЙСТВА

3.1 Основни понятия

Наред с комбинираните устройства има елементи с памет. Най-простите от тях са тригери.

Тригерът е логически елемент, който може да бъде в едно от двете стабилни състояния: 0 или 1.

Преходът към всяко следващо състояние обикновено зависи не само от текущите стойности на входните сигнали, но и от предишното състояние на тригера. Информацията за предишното състояние, идваща от изходите на тригера, заедно с външни сигнали, управляват неговата работа. Следователно джапанките са устройства с логически връзки с обратна връзка.

Логическа функция, която установява зависимостта на състоянието, в което тригерът преминава от текущото състояние, когато е изложен на дадени управляващи сигнали, се нарича функция за преход на тригер. Преходните функции се задават чрез логически формули или под формата на таблици.

В зависимост от логиката на работа тригерите се делят на следните основни типове RS, D, T и JK.

В зависимост от начина на записване на информация тригерите се делят на асинхронни и синхронни. Асинхронните тригери преминават в ново състояние веднага след подаването на управляващи сигнали, докато синхронните тригери също изискват подаване на синхронизиращ сигнал към входа за синхронизация C.

3.2 Асинхронен RS тригер

Асинхронен RS тригер служи като основен елемент на паметта в тригери от всякакъв тип. Може да бъде изграден както върху И-НЕ, така и върху ИЛИ-НЕ елементи. И двата метода и техните графични символи са представени на фигура 3.1.

Фигура 3.1 - Реализации на асинхронен RS тригер, базиран на И-НЕ и НИТО-НЕ елементи и техните графични символи

Тригерът RS има два входа: инсталационен вход S (от английски Set: инсталация) и вход за нулиране R (от английски Reset: нулиране).

Изходните сигнали Q и , определят състоянието на тригера.

Ако Q = 0, тогава тригерът е в нулево състояние, ако Q = 1, тогава в състояние на единица.

Фигура 3.2 съдържа таблици на прехода, отразяващи реда на работа на тригера RS на елементите И-НЕ и НЕ-НЕ, съответно.

		Qn	Qn+1	Режим на работа
0	0	0	х	Забранено
0	0	1	х	Забранено
0	1	0	1	Инсталация
0	1	1	1	Инсталация
1	0	0	0	Нулиране
1	0	1	0	Нулиране
1	1	0	0	Съхранение
1	1	1	1	Съхранение
С	Р	Q	Qn+1	Режим на работа
0	0	0	0	Съхранение
0	0	1	1	Съхранение
0	1	0	0	Нулиране
0	1	1	0	Нулиране
1	0	0	1	Инсталация
1	0	1	1	Инсталация
1	1	0	х	Забранено
1	1	1	х	Забранено

Фигура 3.2-Таблици на преходите на RS тригер, базирани на И-НЕ (вляво) и НИ-НЕ елементи

В таблиците са използвани следните означения: Qn – начално състояние, Qn+1 – ново състояние на тригера, x – недефинирано състояние.

Тригер на NOR елементи се управлява от единични сигнали, пристигащи на един от неговите входове. Когато към входа R се подаде единичен сигнал, тригерът се настройва на нулево състояние (Qn+1 = 0 - режим „нулиране“), а когато същият сигнал се получи на входа S, той се настройва на единичен състояние (Qn+1 = 1).

Подаването на единични сигнали едновременно към двата входа е забранено, т.к състоянието Qn+1, в което влиза тригерът е недефинирано - нулевите логически стойности на сигналите се задават на Q изходите. R S = 1 е забранена комбинация.

Когато на двата входа на тригера се приемат сигнали с нулево логическо ниво, състоянието му остава непроменено (Qn+1= Qn).

Тригерът на NAND елементите се управлява от нулеви сигнали, което се отразява в неговия символ под формата на инвертиращи входове. Забранено състояние е това, при което към двата му входа се прилагат нулеви логически сигнали.

3.3 Синхронни тригери

3.3.1 RS тригер

Най-важна роля в цифровите устройства играят тригерите със синхронизиращи (часовник) и информационни (програмиране) входове. Условно графично изображениеи функционалната диаграма на синхронен RS тригер са представени на фигура 3.3

Фигура 3.3 - UGO и функционална схема на синхронен RS тригер

Промяната на състоянието на тригера е възможна само ако има единичен сигнал на синхронизиращия вход C. Когато сигналът C е нула, информацията на управляващите входове R и S не се възприема и тригерът запазва предишното си състояние за всеки стойности на сигналите на управляващите входове R и S. Забранената комбинация е R S C = 1.

В допълнение към синхронните RS тригери се използват още три вида тригери: D-, T- и JK-типове.

3.3.2 D-тригер

Графичният символ и функционалната диаграма на D-тригера са показани на фигура 3.4

Фигура 3.4-Символ и функционална диаграма на D-тригера

Логика на работа на D-тригера: след края на следващия синхронизиращ импулс тригерът приема състоянието на сигнала на своя информационен вход D. Следователно D-тригерът се нарича дилей тригер (от англ. Delay - забавяне) .

3.3.3 Т-тригер

Тригерът T има само вход за часовник и няма входове за информация. Графичният символ за Т-тригер е показан на Фигура 3.5.

Фигура 3.5 - Графичен символ на Т-тригера

Логиката на T-тригера: когато се приложи всеки тактов импулс, той променя състоянието си на обратното.

Той е основният елемент на честотните делители, въпреки че не се произвежда отделно. Въпреки това, този тригер може лесно да се реализира с помощта на D тригер, както е показано на фигура 3.6.

Фигура 3.6 - Реализиране на T-тригер на базата на D-тригер

3.3.4 JK тригер

Графичният символ за JK тригер е показан на Фигура 3.7.

Фигура 3.7 - Графичен символ на тригера JK

Работата на JK тригер е илюстрирана от таблицата на прехода на RS тригер с директни входове, показана на фигура 3.2. Освен това вход S съответства на вход J, а вход R съответства на вход K.

От таблицата следва, че тригерът JK не променя състоянието си, когато е изложен на тактов импулс, ако J = K = 0. За разлика от тригера RS, сигналите J = K = 1 не са забранени и предизвикват промяна в състоянието на тригера към обратното, т.е. спусъкът работи като Т-спусък.

Ако J = 1 и K = 0, тогава часовниковият импулс настройва тригера в единично състояние (Qn+1= 1), а ако J = 0 и K = 1, той настройва тригера в нулево състояние (Qn+1 = 0). Тригерът не променя състоянието си, ако часовниковият сигнал C = 0.

T тригер може лесно да се реализира от JK тригер чрез комбиниране на управляващите входове J и K, както е показано на фигура 3.8. Джапанката JK е универсална, защото може лесно да се преобразува в RS и T джапанки.

Фигура 3.8-Схема за включване на JK тригер в режим Т-тригер

3.3.5 Двустепенни синхронни тригери

3.3.5.1 M-S тип push-pull R-S спусък

Характеристика на разгледаните по-горе тригери е, че ако по време на действието на тактовия импулс възникне дори краткотрайна промяна на сигнала на информационните входове на синхронен тригер, водеща до промяна в състоянието на тригера, това незабавно ще влияят на изхода му. Двустепенните синхронни тригери, които се наричат ​​MS-тригери (от английския Master - Slave: Master - Slave), работят малко по-различно. Тези тригери се състоят от два елемента памет, свързани, както е показано например на Фигура 3.9. Този тригер има два входа за синхронизация C1 и C2. Записът се осъществява чрез последователно подаване на два синхронизиращи сигнала първо на вход С1, а след това на С2. Следователно, такъв спусък се нарича push-pull.

Фигура 3.9 - Push-pull R-S тригер M-S тип

Въпреки това, управлението на спусъка за натискане и издърпване изисква по-сложна верига за управление. Затова се използват двустепенни едноциклични тригери, които са изградени с помощта на различни схемни техники за забавяне на превключването на втория тригер.

3.3.5.2 Двустепенни тригери с един край

Двустепенната структура на тригера е показана на символа под формата на две букви T, както е показано на фигура 3.10.

Фигура 3.10 - Символ на двустепенни тригери

За двустепенните тригери също се казва, че се управляват от импулси. Наистина, за пълен цикъл на работа на двустепенен тригер са необходими две падания на синхронизиращия сигнал.

Фигура 3.11 показва RS тригер с инхибиращи връзки, а Фигура 3.12 с инвертор.

Фигура 3.11 - Еднопосочен RS тригер от M-S тип с инхибиращи връзки

Фигура 3.12 - Еднопосочен тригер R-S тип M-S с инвертор

задействане на регистъра на логическата схема

Предният фронт на тактовия импулс записва информация, определена от нивото на сигналите на информационните входове на тригера в първия елемент на паметта, наречен контролен елемент (М). Намаляването на тактовия импулс кара информацията да бъде пренаписана от контролния елемент към управлявания елемент (S). След края на тактовия импулс промените в информацията на R и S входовете на управляващия тригер не се възприемат. Процесът на запис е илюстриран на фигура 3.13.

Фигура 3.13 - Времева диаграма на процеса на запис към едноцикличен R-S тригер от M-S тип

Пунктираните линии на фигури 3.11 и 3.12 показват обратната връзка, която превръща RS тригер в T тригер, чиито времеви диаграми са показани на фигура 3.14.

Фигура 3.14 - Времеви диаграми на работа на Т-тригер

Двустепенните синхронни тригери се предлагат като отделни интегрални схеми. Фигура 3.15 показва графичните символи на ИС типове 155TM2 и 155TV1.

155TM2 155TV1

Фигура 3.15 - Графични символи на IC типове 155TM2 и 155TV1

IC 155TM2 съдържа два синхронни D-тригера, управлявани от предния фронт на тактовия импулс. Тригерите имат вътрешни управляващи входове R и S, които работят независимо от тактовите сигнали.

Синхронният JK тригер 155TB1, показан на фигура 3.15, също има независим контрол над входовете S и R. Тригерът се тактова от затихването на импулса и има три информационни входа J и K всеки. Входовете със същото име са комбинирани в него според схемата И.

Обикновено в серия от интегрални схеми, произведени от промишлеността, D-тригерите се превключват от фронта на импулс, а JK-тригерите се превключват от импулс.

Имайте предвид, че двустепенните синхронни тригери реагират на промените в информационните сигнали по време на действието на часовниковите импулси. Ако преди пристигането на тактовия импулс информационните входове са имали състояние, при което тригерът не трябва да променя състоянието си, а по време на действието на тактовия импулс информационните входове дори за кратко време получават сигнали, водещи до промяна в състояние на тригера, тогава тази промяна задължително ще настъпи. Следователно разглежданите тригери трябва да се използват само когато е изключена възможността за промяна на информационните сигнали по време на действието на синхронизиращ импулс.

Двустепенните синхронни тригери, превключвани от фронта или спада на импулса, работят малко по-различно. Такива тригери реагират само на сигнали, които присъстват на информационните входове по време на активния фронт или спад на синхронизиращия импулс. В други случаи информационните входове на тригера са блокирани и сигналите по тях не се възприемат. Следователно джапанките, превключвани чрез фронта или спада на импулса, имат по-висока шумоустойчивост в сравнение с джапанките, превключвани чрез импулс.

4 РЕГИСТРА

4.1 Обща информация за регистрите

Регистрите са устройства, предназначени за запис, съхраняване, издаване и преобразуване на информация, представена под формата на двоични кодове.

Приложения: запаметяващи устройства, забавящи елементи, преобразуватели на сериен към паралелен код и обратно, разпределители на сигнали за звънене и др. В зависимост от функционалните свойства и изпълнението на схемата те се разделят на:

Регистри на паметта;

Регистри за смяна;

Универсални регистри.

4.2 Регистри на паметта

Целта на регистрите на паметта е да съхраняват двоичен код за определен период от време. Те се състоят от набор от тригери, всеки от които съхранява един бит код. Следователно, за да съхранява n-битов двоичен код, регистърът трябва да има n тригера. Структурата и работата на такъв тригер е илюстрирана от диаграмата на Фигура 4.1.

Фигура 4.1 - Структура на регистъра на паметта

Двоичният код се подава паралелно на входовете X0, X1, X2, след което на вход C се подава тактов импулс, който се записва на съответния тригер.

4.3 Регистри за смяна

Регистърът за преместване е група от тригери, свързани по такъв начин, че информацията от всеки тригер може да бъде предадена на следващия тригер, измествайки кода, записан в регистъра. В зависимост от посоката на смяна се разграничават регистрите:

С изместване надясно (към долните цифри),

С изместване наляво (към най-значимите цифри),

Реверсивен (превключва се както надясно, така и наляво).

Графичният символ за десен преместващ регистър е показан на фигура 4.2. Тук стрелката показва посоката на смяната.

Фигура 4.2 - Графичен символ за преместващ регистър

Фигура 4.3 показва преместващ регистър, състоящ се от D тригери, свързани последователно, а Фигура 4.4 показва функционална диаграма на преместващ регистър, базиран на RS тригери. Важна характеристика на регистрите за преместване е тяхното изпълнение върху тригери с изключително двустепенна MS структура.

Фигура 4.3 - Функционална диаграма на преместващ регистър, базиран на D-тригери

Фигура 4.4 - Функционална диаграма на регистър за смяна, базиран на RS тригери

По предния фронт на синхронизиращия импулс C информацията от входа се записва в M-частта на първия тригер, а от изхода на първия - в M-частта на втория, от втория - в третия , и така нататък. Тъй като синхронизиращият импулс C намалява, информацията се пренаписва от M-частта към S-частта. Така информацията се измества с един бит след всеки тактов импулс.

Такъв регистър измества кодовете в една посока. Информацията, получена на входа по време на всеки тактов цикъл, ще се появи на изхода Qn на регистъра за смяна след n тактови цикъла.

В разглеждания регистър информацията се записва на входа с помощта на последователен код (бит по цифра).

4.4 Реверсивни регистри

Има регистри, които могат да изместват данните и в двете посоки. Такива регистри се наричат ​​обратими. Принципът на конструиране на обратими регистри е показан на диаграмата, показана на фигура 4.5.

Фигура 4.5 - Функционална диаграма на реверсивен регистър, базиран на D-тригери

Посоката на изместването се задава от сигнала, подаден на вход V. Ако V = 1, тогава долните порти и елементи на веригата 2I-OR са отворени, чиито контролни входове получават сигнал "1" и изместване вдясно възниква. Ако V=0, тогава горните порти и елементи на веригата 2I-OR са отворени, защото управляващият сигнал се подава към тях през инвертора; има изместване наляво.

4.5 Регистри с общо предназначение

Често се изискват по-сложни регистри: с паралелен синхронен запис на информация, обратим, с паралелно-последователен синхронен запис. Такива регистри се наричат ​​универсални.

Пример за универсален регистър е ИС от тип K155IR1, чийто символен графичен символ е показан на фигура 4.6.

Фигура 4.6 - Графично обозначение на универсален регистър тип K155IR1

Това е четирибитов преместващ регистър с възможност за запис на информация последователно и паралелно. Функционалната му диаграма е показана на фигура 4.7.

Регистърът е изграден на четири RS тригера и има два времеви входа CI, C2 и един вход V2, който управлява режима на работа на регистъра. Информационният вход V1 се използва за въвеждане на данни в сериен код, а входовете D1-D4 се използват за въвеждане на данни в паралелен код.

Регистърът може да работи в четири различни режима, в които се извършват: изместване на кода надясно, изместване на кода наляво, паралелно въвеждане на данни, съхранение на информация. Изборът на един или друг от тях се осъществява чрез подаване на съответното ниво на логическия сигнал към управляващия вход V2. Когато V2 = O, кодовете се изместват към най-значимите битове. Ако V2 = 1, тогава на входовете D1-D4 се извършва паралелен запис на информация.

Фигура 4.7-Функционална схема на универсален регистър тип K155IR1

Когато регистърът работи в режим на преобразуване на сериен код в паралелен с изместване към най-значимите битове (V2 = 0), входовете за паралелен запис D1-D4 са деактивирани, въвеждайки данни в регистъра на входа V1 в a сериен код и преминаването на времеви сигнали през входа C1, както и се установяват връзки между изхода на всеки по-нисък бит и входа на следващия по-висок. Изместване с един бит надясно се извършва при всяко спадане на тактовия импулс на вход C1. Информация под формата на четирибитов паралелен код ще се появи на изходите Q1, Q2, Q3, Q4 след четири цикъла на входния импулс.

Паралелното въвеждане на данни става през входове D1-D4 при наличие на управляващ сигнал V2=1 с пристигането на затихване на импулса на вход C2. В този случай серийният вход V1 и входът на синхронизиращия сигнал C1 са изключени.

Когато се организират кодови измествания към битове от по-нисък ред, е необходимо да се направят външни връзки, показани на Фигура 4.8.

Фигура 4.8-Схема на външни връзки за преместване към битове от нисък ред

Последователно записване в регистъра се извършва на вход D4 с управляващ сигнал V2=1. Кодовете се изместват наляво при всяко падане на тактовия импулс C2. Паралелният запис при изместване на кодовете наляво е невъзможен, тъй като каналите за паралелен запис се използват за прехвърляне на данни от битове от нисък ред към битове от висок ред. Имайте предвид, че в случай на връзки, показани на Фигура 4.8, няма възможност само за паралелно въвеждане на данни. Преместването на кодове към по-високи цифри е възможно и, както преди, се извършва чрез прилагане на синхронизиращи сигнали към вход C1 при V2=0. Следователно регистърът за преместване, показан на фигура 4.8, е обратим.

5 БРОЯЧА

5.1 Обща информация за измервателните уреди

Броячите са устройства, които отчитат броя на импулсите.

Броячите се използват не само за броене, но и за извършване на други операции, които могат да бъдат сведени до броене на импулси, а именно: преобразуване на броя импулси в определен код, разделяне на честотата, сумиране или изваждане на броя на сигналите, разпределяне на сигнали и др. .

Основният параметър на брояча е коефициентът на броене (модул) Ксч.

Коефициентът на броене е равен на броя на различните състояния на брояча. Точно толкова импулси са необходими, за да се върне броячът в първоначалното си състояние. Когато се използва брояч като делител на честота, честотата на повторение на изходните импулси е по-малка от входната честота с фактор 10. Максималното число, което броячът може да покаже, е едно по-малко от Kcch. Основният елемент на броячите е Т-тригерът. На практика T джапанките са производни на D или JK джапанките.

В зависимост от посоката на броене се прави разлика между броячи за събиране, изваждане и обръщане.

При сумиращ брояч всеки сигнал за броене увеличава числото, записано в брояча с единица (броене напред); при брояч за изваждане всеки сигнал за броене намалява съдържанието на брояча с единица (броене надолу). Реверсивен брояч - може да извършва както предно, така и обратно броене.

Таблици 5.1 и 5.2 показват последователността на промяна на кодовете съответно в броячите за добавяне и изваждане.

Таблица 5.1 - Общо кодове за състояние на брояча

Номер на сигнала	Ранг			Номер на брояча
	Q2	Q1	Q0
0	0	0	0	0
1	0	0	1	1
2	0	1	0	2
3	0	1	1	3
4	1	0	0	4
5	1	0	1	5
6	1	1	0	6
7	1	1	1	7
8	0	0	0	0

Таблица 5.2 - Кодове за състояние на субтрактивен брояч

Номер на сигнала	Ранг			Номер на брояча
	Q2	Q1	Q0
0	0	0	0	0
1	1	1	1	7
2	1	1	0	6
3	1	0	1	5
4	1	0	0	4
5	0	1	1	3
6	0	1	0	2
7	0	0	1	1
8	0	0	0	0

Ако десетичното число 7 (двоичен код 111) е избрано като начално състояние на брояча за изваждане, тогава последователност от входни импулси намалява съдържанието на брояча до 000, след което се получава препълване, т.е. връщане към първоначалното състояние 111.

Ако вземем числото 000 като начално състояние на брояча, тогава състоянията на изходите на тригерите на брояча се показват отрицателно числопреброени импулси, представени в комплементарния код на две.

В зависимост от метода на конструиране на трансферни вериги се разграничават броячи с последователен и паралелен трансфер.

5.2 Серийни броячи за пренасяне

5.2.1 Сериен суматор

Както следва от таблица 5.1, най-малката цифра Q0 променя състоянието си с всеки броещ импулс; състоянието на всяка следваща цифра се променя, ако предишната премине от едно към нулево състояние. Ако използваме T-тригери, свързани, както е показано на фигура 5.1, ще получим точно същата последователност от промени в състоянията на задействане.

Фигура 5.1 - Брояч за серийно добавяне

Фигура 5.2 показва времевата диаграма на работата на сумиращия брояч

Фигура 5.2 - Времеви диаграми на работата на сумиращия брояч

Каскадното активиране на n такива тригера формира брояч с коефициент на отчитане Ksch = 2n. Необходимо е да запомните, че всеки тригер има Cc = 2 и когато са свързани последователно, коефициентите на броене се умножават. Фигура 2 показва, че периодът на повторение на импулса след всеки тригер се удвоява, а след последния превишава 10 пъти периода на входните импулси. Съответно честотата намалява със същия брой пъти, т.е. разделено на число равно на Kch. Това свойство е в основата на използването на броячи като делител на честота.

5.2.2 Сериен брояч за изваждане

Друг вариант за последователно превключване на тригери е възможен, когато техните входове са свързани към инверсните изходи на предишни тригери, както е показано на фигура 5.3. Така се получава двоичен субтрактивен брояч, чиято промяна на състоянията е показана в таблица 5.2.

Фигура 5.3 - Сериен субтрактивен брояч

Фигура 5.4 показва времедиаграмите на субтрактивния брояч.

Фигура 5.4 - Времеви диаграми на субтрактивния брояч

Фигури 5.1 и 5.3 показват схеми на двоични последователни броячи, т.е. броячи, в които, когато състоянието на конкретен тригер се промени, се възбужда следващ тригер и тригерите променят своите състояния последователно.

Ако в дадена ситуация n тригера трябва да променят своите състояния, тогава за завършване на този процес ще са необходими n интервала от време, съответстващи на времето на промяна на състоянието на всеки от тригерите. Този последователен характер на работа причинява два недостатъка на серийния брояч:

По-ниска скорост на броене в сравнение с паралелните броячи,

Възможност за поява на фалшиви сигнали на изхода на веригата.

Допустимата скорост на броене в броячи от двата типа се определя от максималната скорост на превключване на един тригер.

При определяне на максималната скорост на броене на последователен брояч трябва да се вземе предвид най-неблагоприятният случай на промяна в състоянието на всички t тригери. Общата продължителност на преходния процес може да се определи като сумата от времената на забавяне на отделните елементи, свързващи тригерите, и времената за реакция на всички тригери. Максималното време, намерено по този начин за преминаване на брояча от едно състояние в друго, трябва да се счита за ограничение. Обикновено действителното време за преход е по-малко от ограничението, тъй като в серия от последователно свързани тригери даден тригерзапочва преход от едно състояние в друго още преди края на преходния процес в елемента, който го възбужда.

Последователният характер на преходите за задействане на брояча е източник на фалшиви сигнали на неговите изходи. Например, в брояч, който брои в четирибитов двоичен код с „скали“ 8421, при преминаване от числото 710 = 01112 към числото 810 = 10002, на изхода ще се появи следната последователност от сигнали: 0111 – 0110 – 0100 – 0000 – 1000. Това означава, че при преминаване от състояние 7 към състояние 8 на изходите на брояча за кратко ще се появят състояния 6; 4; 0. Тези допълнителни условия могат да причинят неизправност на други устройства.

5.3 Броячи за паралелно носене

При паралелните броячи синхронизиращите сигнали се изпращат към всички тригери едновременно, което намалява времето на преходните процеси. В този случай получаваме паралелен брояч. Пример за схема на сумиращ брояч е показан на фигура 5.5.

Фигура 5.5 - Паралелен сумиращ брояч на телевизионни джапанки

Тук импулсите за броене се подават едновременно към входовете за синхронизация T на всички тригери, а сигналите, които дефинират специфични тригери, които променят състоянието си с даден входен импулс, се изпращат към входовете за разрешаване V. Ако V=1, тогава тригерът работи както обикновено, ако V=0, тогава той е в режим на съхранение. Принципът на работа на брояча следва от таблица 1: тригерът променя състоянието си, когато пристигне следващият импулс за синхронизация, ако всички предишни тригери са били в състояние логическа единица.

Като T-тригер можете да използвате универсален JK-тригер, например IC K155TV1. Паралелен сумиращ брояч, базиран на JK тригери, е показан на фигура 5.6.

Фигура 5.6 - Паралелен сумиращ брояч на JK тригери

Тук всеки тригер може да бъде само в два режима: броене (режим T-flip-flop) и съхранение. В първия случай J=K=1, във втория – J=K=0. Логиката на работа напълно съответства на описанието на схемата, представена на фигура 5.5.

5.4 Реверсивни метри

Понякога са необходими броячи, които позволяват броене както в права, така и в обратна посока, т.е. обратими. Принципът на тяхната конструкция се основава на използването на вентилни елементи, които позволяват да се организира превключване на режима на работа. Една от опциите за реверсивен паралелен брояч на телевизионни джапанки е представена на фигура 5.7.

Фигура 5.7 - Паралелен брояч нагоре/надолу на телевизионни джапанки

Превключването на посоката на броене се осъществява чрез подаване на сигнал на логическа единица „1” към един от управляващите входове. Ако „1“ се приложи към входа „+1“, тогава режимът на сумиране, ако „-1“ се приложи към входа, тогава режимът на изваждане. В първия случай горните портове И във веригата ще бъдат отворени, така че сигналите за пренасяне ще бъдат взети от директните изходи на джапанките; във втория случай долните порти ще бъдат отворени и сигналите за пренос ще преминават от инверсните изходи на джапанките.

5.5 Броячи с произволен фактор на броене, не равен на 2n

Някои устройства изискват измервателни уреди с фактор на броене, различен от 2n, или с променлив фактор на броене. Един от възможни начининеговата модификация се състои в промяна на логическата структура на схемата в зависимост от управляващите сигнали на коефициента на броене. Смисълът на промяната е да се промени броят на броячи, т.к Kch е равно точно на това число.

Да приемем, че е необходимо да се разработи паралелен брояч, който брои по модул 5. Минималният брой тригери, които осигуряват коефициент на броене 5, е три. Наистина, брояч, съдържащ три тригера, може да бъде в едно от осем състояния (включително нулево състояние 000). Но за да получите Ksch =5, е необходимо да намалите броя на състоянията с 8-5=3. Три състояния на брояча трябва да бъдат деактивирани.

Възможни са следните основни начини за намаляване на броя на състоянията:

Първоначално инсталиране на код,

Принудени в процеса на броене,

Принудително нулиране.

Първоначалната настройка на кода означава предварително въвеждане в брояча преди започване на броенето на число, равно на броя на излишните състояния (при Ksch = 5 те са 3). Така броят на импулсите, които броячът ще преброи преди да се върне в изходно състояние, ще намалее със стойността на въведеното число.

Принудителното броене изисква въвеждането на допълнителни елементи в брояча, които осигуряват определен моментвъвеждане в брояча на число, равно на броя на излишните състояния. Пример за конструиране на брояч, базиран на този принцип, е брояч с Kch = 10, показан на фигура 5.8.

Фигура 5.8 - Брояч с принудително броене с Count = 10

По време на първите осем импулса, състоянията на брояча се променят по обичайния начин, както е показано в таблица 5.3.

Таблица 5.3 - Кодове за състояние за брояч с принудително броене с Count = 10

Номер на сигнала	Ранг (тегло)				Номер на брояча
	Q3 (8)	Q2 (4)	Q1 (2)	Q0(1)
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	2
3	0	0	1	1	3
4	0	1	0	0	4
5	0	1	0	1	5
6	0	1	1	0	6
7	0	1	1	1	7
8	1	0	0	0	8
9а	1	1	1	0	14
9б	1	1	1	1	15
10	0	0	0	0	0

С постъпването на деветия импулс (линия 9а) на входовете на логическия елемент И се появяват три единици, а на изхода му “0”, което задава на входовете S тригери Q2 и Q1 с тегла 4 и 2, съответно. Това е еквивалентно на въвеждане на числото 6 в брояча - това е точно броят на излишните състояния при Ksch = 10. След края на деветия импулс (ред 9b), Q0 преминава в състояние на единица и в резултат на това броячът съдържа числото 15 вместо числото 9. С десетия импулс броячът преминава в първоначално нулево състояние.

Принципът на принудително нулиране е реализиран в IC K155IE5, който е четирибитов сериен двоичен брояч с променлив брояч в рамките на 16. Символният графичен символ на брояча K155IE5 е представен на Фигура 5.9.

Фигура 5.9 - Брояч с принудително нулиране K155IE5

Структурата на брояча K155IE5 е показана на фигура 5.10.

Фигура 5.10 - Структура на брояч с принудително нулиране K155IE5

Броячът K155IE5 се състои от четири броячи на базата на JK тригери и съдържа две независими части с Count = 2 (вход C1 и изход Q1) и с Count = 8 (вход C2 и изходи Q2, Q3, Q4) . Използвайки външни връзки Q1 до C2, можете да получите сериен брояч с Kch = 2 × 8 = 16. Входовете R1 и R2 се използват за нулиране (нулиране) на брояча, което ще се случи, ако R1 = R2 = 1.

Принципът за получаване на произволен коефициент на броене се основава на подаването на единични сигнали от изходите на брояча към входовете за нулиране.

Например, за да се получи Kch=10, първо се определя броят на тригерите. Трябва да са четири, защото... 24=16, което е повече от 10. Прави се връзка между Q1 и C2. След това запишете десетичното число десет в двоична форма: ще бъде Q1=0, Q2=1, Q3=0, Q4=1. Когато Ksch = 1010, максималният изходен код съответства на числото 910, а следващото число е 010, а не 1010. Следователно чрез свързване на изходите Q2 и Q4, на които единиците се появяват едновременно след десетия импулс, с входовете R1 и R2, получаваме нулиране на брояча с десетия импулс, което ще съответства на Kch = 1010. Фигура 5.11 показва брояч с Ksch=10, изграден по описания метод.

Фигура 5.11-Брояч с Ksch=10 на базата на IC K155IE5

Микросхемите K155IE6, K555IE6, KR1533IE6 са двоично-десетичен брояч нагоре/надолу, работещ в кода 1-2-4-8. Условното му графично обозначение е представено на фигура 5.12.

Фигура 5.12-Брояч K155IE6, K555IE6, KR1533IE6

Цел на изходите и входовете на микросхемите K155IE6, K555IE6, KR1533IE6:

Входове +1 и -1 се използват за подаване на тактови импулси, +1 за броене напред, -1 за броене назад.

Входът R се използва за настройка на брояча на 0,

Вход L – за запис на информацията, получена през входове D1 - D8 в брояча.

Задействанията на брояча са зададени на 0, когато регистрационният файл е изпратен. 1 вход R, докато вход L трябва да бъде log. 1. За предварително записване на всяко число от 0 до 9 в брояча, неговият код трябва да бъде подаден на входове D1 - D8 (D1 е най-малката цифра, D8 е най-значимата), докато R входът трябва да има лог. 0 и приложете импулс с отрицателна полярност към вход L.

Режимът на предварителен запис може да се използва за изграждане на честотни делители с регулируемо съотношение на разделяне. Ако този режим не се използва, нивото на логаритмията трябва да се поддържа постоянно на входа L. 1.

Директното броене се извършва чрез прилагане на импулси с отрицателна полярност към вход +1, докато на входове -1 и L трябва да има дневник. 1, на вход R – лог. 0. Превключването на тригерите на брояча се извършва в зависимост от спадовете на входните импулси, едновременно с всеки десети входен импулс се формира отрицателен импулс на препълване на изхода >9, който може да бъде подаден на вход +1 на следващата многобитова микросхема на брояча . Нивата на изходи 1-2-4-8 на брояча съответстват на текущото състояние на брояча (в двоичен код). При обратно броене входните импулси се прилагат към вход -1, изходните импулси се премахват от изход ≤ 0.

СПИСЪК НА ИЗПОЛЗВАНАТА ЛИТЕРАТУРА

1. Алексенко А.Г. Микросхеми. - М.: Радио и комуникации. - 1982 г.

2. Бирюков С.А. Приложение на цифрови микросхеми от серията TTL и CMOS. -М.: DMK. -2000

3. Букреев Я.П. Микроелектронни схеми на цифрови устройства - М.: Радио и комуникации - 1990 г.

4. Зелдин Е.А. Цифрови интегрални схеми в информационно-измервателна техника.- Л.: Енергоатомиздат.- 1986г.

5. интегрални схеми: Справочник. Изд. Тарабрина Б.В. -М.: Енергоатомиздат. -1985 г.

6. Малишев А.А. Основи на цифровата технология - М.: Радио и комуникация - 1984 г

7. Овечкин Ю.А. микроелектроника - М.: Радио и комуникация - 1982 г.

8. Основи на цифровите схеми / I.P.Barbash, M.P. Blagodarny, V.Ya.Zhikharev, V.M.Ilyushko, V.S.Krivtsov, P.M.Kulikov, M.V.Nechiporuk, G.M.Timonkin, V.S.Kharchenko.-Kh.-Национален аерокосмически университет „Харк. авиация ин-т.” - 2002 г.

СТРАНИЦА 173

Лекционен курс Техническа електроника

Лекция 26

Основи на цифровата схема

26.1 логически порти

В дигитален компютри, устройствата за автоматизация и обработка на информация използват устройства, които извършват логически операции.

Логическа операцияе трансформация според правилата на логическата алгебра (или булева алгебра) на входната цифрова информация в изходна.

Най-простото функционално логическо устройство, което изпълнява една специфична логическа операция върху входни сигнали, се наричалогически елемент.

В алгебрата на логиката истинността на преценка или твърдение за резултатите от определена логическа операция се обозначава със символа 1, неистинността с 0. Така,логическите променливи в алгебрата на логиката приемат само две стойности: единица и нула. Те се наричат ​​двоични променливи. За да се приложи логическа алгебра върху електронни елементи, е необходимо да се преведат стойностите на параметрите на тези елементи на езика на логическата алгебра (0 или 1). Можете да задавате стойности на параметрите по ниво на напрежение или полярност на импулса.

Ако сигналите се доставят под формата на високи (положителна или отрицателна полярност) и ниски (близки до нула) нива на напрежение, тогава този метод на подаване на сигнал се нарича потенциален.Ако нивото на високо напрежение U 1 е присвоена стойност "едно" и ниско U ° - „нула“, тогава логиката се нарича положителна (положителна), в противен случай - отрицателен (отрицателен). Разликата между нивата на едно и нула се нарича логическо ребро U l = U 1 - U 0 . То трябва да е значително, в противен случай няма да е възможно ясно да се отдели едно ниво от друго.

Ако сигналите се подават в импулсна форма, тогава този метод на подаване на сигнал се нарича импулсен. В този случай логическата единица съответства на наличието на импулс, а логическата нула съответства на липсата на импулс (положителна логика). Сигналите, съответстващи на 1 (или 0), могат да бъдат различни на входа и изхода. Потенциалните логически елементи са най-широко използвани, тъй като те могат да бъдат произведени с помощта на технология за интегрални схеми.

Елементарни логически операции и видове логически елементи.

Система от логически елементи, на базата на които може да се изгради логическа схема с всякаква сложност, се нарича функционално пълна.. Основните и най-прости логически елементи са елементите, които изпълняватоперации на отрицание (НЕ), връзка (И), дизюнкция (ИЛИ).Те представляват функционално цялостна системаи са минимална базова система. Всяка от тези операции и логически елементи има различно име (Таблица 26.1).

Таблица 26.1 Таблица на истината от четири логически порта

Тази таблица дава имената на логическите елементи, обозначението на тази операция, показва как се чете записът на операцията и обозначението на логическите елементи в функционални диаграми, както и таблица на истинност за случая, когато има два входа и един изход. Таблицата на истината съдържа правилата и резултата от операциите. Всеки ред записва състоянието на сигналите на входовете (x 1 х 2 ) и резултатът от логическата операция на изхода (y). Като цяло логическият елемент може да има n входа и n изхода.

Функционално завършена система може да бъде осигурена от съставни (комбинирани) логически елементи, които изпълняват логически операции И - НЕ, ИЛИ - НЕ. Техните имена и обозначения също са дадени в табл. 26.1.

Логическите елементи се изпълняват както на дискретни устройства, така и с помощта на интегрирани технологични методи.За повечето серии интегрални схеми основната система е съставните логически елементи И - НЕ или ИЛИ - НЕ.Те се произвеждат под формата на отделни микроминиатюрни устройства в запечатан корпус.

Нека разгледаме логическите елементи на полупроводниковите устройства. Портите И и ИЛИ могат да бъдат реализирани с помощта на резистори, диоди, биполярни транзистори, транзистори с полеви ефекти и тунелни диоди. Елементът НЕ се изпълнява на транзистори.

Композитните логически елементи на различни етапи могат да бъдат реализирани на различни устройства (резистори, диоди, транзистори, както биполярни, така и полеви), т.е. те могат да имат различни варианти на схемата. В съответствие с конструкцията си те се наричат ​​резисторно-транзисторна логика (RTL); диод-транзистор (DTL); транзистор-транзистор (на биполярни транзистори - TTL; на полеви - p-канал MOPTL,н -канал MOPTL; на допълнителни транзистори с полеви ефекти - CMOS или CMOPTL; на транзистори с емитерни връзки - TLES или ESL).

Специфичната логика на транзисторите е логика на инжектиране - I2L, тя няма аналози в транзисторни веригина отделни елементи. Комуникацията между етапите на логическите елементи се осъществява или директно, или чрез резистор, или чрез R.C. - верига. Тогава към името на логиката се добавят съответните имена буквени обозначения NSTL - транзисторна логика с директно свързване; NSTLM - транзисторна логика с директно свързване на MOS транзистор; RETL - транзисторна логика с резистивно-капацитивно свързване.

Основни логически елементи при дискретно проектиране.

НЕ порта(Таблица 26.1) има един вход и един изход и изпълнява операцията НЕ. Това е усилвателно стъпало, базирано на биполярен или полеви транзистор, работещо в режим на превключване. На фиг. 26.1 показва елемента NOT на биполярно npn транзистор, свързан по схемата с ОЕ.

Елементът е проектиран да работи със сигнали с положителна полярност в положителна логика. Транзисторът Т е затворен от отрицателен потенциал в основата, захранван от източника EB. Когато към входния елемент се приложи сигнал с ниско ниво Uв = U 0 , съответстваща на логическа 0, транзисторът остава затворен, колекторният ток е нула, т.е. през резистора RК няма ток и изходно напрежение Uизвън = +E K , т.е. високо ниво U 1 , отговаряща на логическа 1.

При високо ниво на напрежение на входа Uв = U 1 транзисторът е в режим на насищане, на резистора R се появява колекторен токК създава се спад на напрежението, приблизително равен на EК , а изходното напрежение е приблизително нула (Uизход = U 0 ), т.е. ще има логическа нула. Така че, ако x = 0, тогава y = 1, ако x = 1, тогава y = 0, т.е. елементът еинвертор - извършва операция за отрицание.

Забележка: Трябва да се отбележи, че ако елементът е направен върху силициев транзистор с n-p-n структура, източникът на отклонение Eб не можете да го включите, тъй като дори при положителни потенциали в основата (до 0,6 V) транзисторът е практически затворен.

И порта(Таблица 26.1)

Може да има два (или повече) входа и един изход и да работи както с потенциални, така и с импулсни сигнали. Негов аналог може да бъде верига от релейни контакти, свързани последователно. Нека разгледаме работата на елемента И, направен на диоди.

Елемент, предназначен да работи със сигнали под формата на напрежения (или импулси)положителна полярност в положителната логика, показано на фиг. 26.3, а. Има три входа и един изход.Елементът изпълнява операцията И ifсигнал 1 се появява на изхода само когато сигнал 1 присъства на всички входове едновременно. В този случай, ако поне един вход съдържа сигнал, съответстващ на логическа нула, той трябва да бъде предаден през отворен диод към изхода и да осигури блокирането на тези диоди, които са засегнати от сигнали, съответстващи на логическа 1 от входната страна. ще приемем, че съпротивлението на отворения диод е R dotkr << R, а потенциалы сигнала и источника питания E схемы имеют значения, удовлетворяющие соотношению U 0 < Е < U 1 .

Ако на един от входовете на схемата, например Bx 1 U сигналът е активен 0, след това диод D 1 ще бъде отворен и токът ще тече през веригата +E, резистор R, диод D 1, източник U 0 . Цялото напрежение на източника E ще бъде приложено към резистора R и изходното напрежение ще бъде равно на U 0 , т.е. изходният сигнал е логическа нула. Останалите входове имат висок потенциал U 1 , така че диодите са затворени, тъй като техният анод е свързан към изходния терминал с нисък потенциал U 0 , а катодите - до висок положителен потенциал U 1 .

Ако напрежението U е приложено към всички входове 1 , тогава всички диоди ще бъдат затворени, токът във веригата е +EК , R, затворен диод, източник U 1 не преминава и спадът на напрежението върху резистора R е нула. Изходно напрежение E > U 0 , което съответства на логическа 1. По този начин, ако поне един от входовете е засегнат от сигнал, съответстващ на логическа нула, изходният сигнал също съответства на логическа нула. Изходният сигнал отговаря на логическа 1 само ако сигналите на всички входове отговарят на логическа единица.

На фиг. 26.3,b, d, e показват елементи, предназначени съответно за работа със сигнали с отрицателна полярност в положителна логика, положителна (фиг. 26.3, d) и отрицателна (фиг. 26.3, e) полярност в отрицателна логика. Обърнете внимание, че един и същи елемент може да работи както от положителни, така и от отрицателни сигнали, но полярността на захранването трябва да е положителна (+E) за положителни сигнали и отрицателна (-E) за отрицателни сигнали. Елементите работят по същия начин като елемента на фиг. 26.3, а. Най-често срещаните елементи, показани на фиг. 26.3, a, d.

И елементът може да работи без източник на захранване. В този случай са възможни само два варианта за включване на диода, а елементът на фиг. 26.3, в изпълнява операцията И само от сигнали с отрицателна полярност в положителна логика, а елементът на фиг. 26.3, e - само от сигнали с положителна полярност в отрицателна логика. Артикулите без захранване са по-малко за предпочитане от тези със захранване.

ИЛИ порта(Таблица 26.1)

Може да има два (или повече) входа, един изход и да работи както с потенциални, така и с импулсни сигнали. Негов аналог може да бъде верига от паралелно свързани релета.

Нека разгледаме ИЛИ елемент, направен на диоди и проектиран да работи от сигнали под формата на напрежения (импулси)положителна полярност в положителната логика.За да може един елемент да реализира операцията ИЛИ, е необходимо изходният сигнал да има стойност 1 само когато поне един от входовете има сигнал 1. В този случай сигнал 1 на входа трябва да осигури блокиране на всички диоди, които са засегнати от входната страна на сигнал 0. Потенциално съотношение на източника на сигнал с ниско U 0 и високо U 1 нива и захранване E на веригата е същото като във веригата на елемент I: U 0 < E < U 1 (если U 1 < E, то диоды будут всегда закрыты и выходное напряжение не будет изменяться). Сопротивление диода в открытом состоянии R Dotcr ≈ 0.

Ако всички входове се захранват с ниско напрежение U 0 , всички диоди са затворени, тъй като потенциалът на техните аноди е по-нисък от потенциала на катодите (φК = -E); следователно изходното напрежение е E< U 1 , т.е. на изхода сигналът съответства на логическа 0. Когато се приложи към поне един от входовете, например In 1 , високо напрежение U 1 диод D ще се отвори 1 , който е свързан към този вход и тъй като съпротивлението на отворения диод е нула, тогава потенциалът φ K = +U 1 и на изхода има сигнал U 1 (логично 1). Ако в този момент нисък потенциал U се приложи към някои диоди от входната страна 0 , те ще бъдат затворени, тъй като техните катоди ще получат потенциал φ K = +U 1 . По този начин изходният сигнал ще съответства на логическа 1, ако поне един от входовете (или първият, или вторият, или третият) сигналът съответства на логическа 1.

Нека сравним Фиг. 26.5, а, който показва ИЛИ елемент, проектиран да работи от сигнали с положителна полярност в отрицателна логика, от фиг. 26.3, g. Те са еднакви. По този начин може да се отбележи, че ИЛИ порта в положителна логика може да изпълнява операция И в отрицателна логика и обратно. Всички елементи И на фиг. 26.3, в различна логика от тази за елемента И, имплементирайте операцията ИЛИ.

Елементът ИЛИ, подобно на елемента И, може да не съдържа източник на захранване. Елемент на фиг. 26.5,b е проектиран да работи от сигнали с положителна полярност в положителна логика, а на фиг. 26.5, в - от сигнали с отрицателна полярност в отрицателна логика. Сравнение на тези ИЛИ елементи с И елементите на фиг. 26.3, c, f потвърждава, че и двата елемента могат да изпълняват и двете операции: И и ИЛИ; елемент И (ИЛИ) - в положителната логика, в отрицателната логика - ИЛИ (И).

Операциите OR - NOT и AND - NOT се образуват чрез обръщане на резултатите, получени чрез изпълнение на операциите OR и AND, съответно:

ИЛИ - НЕ (26.1)

И НЕ (26.2)

както се вижда от таблицата на истината за два входни елемента (Таблица 26.2).

Таблица 26.2 - таблица на истинност за два входни елемента

Елемент, който изпълнява операцията И - НЕ в положителната логика (Таблица 26.3), ще изпълнява операцията ИЛИ - НЕ в отрицателната логика (Таблица 26.4).

Таблица 26.3 Таблица 26.4

Интегрираните логически елементи са проектирани да работят със сигнали в потенциална форма. Те могат да бъдат изпълнени с помощта на различни видове логика. Видът на логиката влияе върху характеристиките на елемента. В интегрирани биполярни микросхеми често се използват силициеви транзистори тип n-p-n (вижте бележката за елемента NOT). В режим на насищане напрежението между емитера и колектора на такива транзистори е сравнително високо (0,4 V и повече).

Лекция 27

Основи на цифровата схема

27.1 логически елементи на транзистори

И логическият елемент НЕ е диодно-транзисторна логика (DTL).Входни сигнали се подават към елемента И, изходният сигнал се взема от елемента НЕ. Така на изхода на елемента И - НЕ сигналът ще бъде логическа 1, ако на входа на елемента НЕ има сигнал, съответстващ на логическа 0. За да се случи това, поне един вход на елемента И трябва да бъде захранван със сигнал, съответстващ на логическа 0. Логическият елемент И - НЕ за сигнали с положителна полярност е показан на фиг. 27.1. Това е връзка чрез диоди Dс два елемента: диоден елемент И и транзисторен елемент НЕ (вижте съответно фиг. 26.3, а и фиг. 26.1, които показват елементите НЕ и И). В този случай елементът "НЕ" няма източник на изместване Eб , въз основа на коментар, направен по-рано за работата на силициевите транзистори. В допълнение, стойностите на напрежението, съответстващи на логически 0 и 1, трябва да бъдат избрани правилно, тъй като при базово напрежение малко по-малко от 0,6 V транзисторът ще бъде затворен, а в режим на насищане напрежението между емитера и колектора е 0,4 V (и по-високо).

Нека разгледаме работата на елемента. Ако напрежението U е приложено към всички входове 1 (логическа 1), всички диоди (D 1 D 2, D 3 ) ще бъде затворен и токът във веригата източник E 1, резистор R 1 , отворените диоди Dc ще преминат в основата на транзистора. Поради спада на напрежението на резистора R 1 потенциал φ 1 ще бъде малко под потенциал +E 1, диод D 1 потенциалът на основата φ също ще бъде отворенб транзистор е по-малък от потенциала φ 1 до стойността на спада на напрежението на диодите Dc (но над 0,6 V, така че транзисторът ще бъде в режим на насищане). Изходът на елемента НЯМА да бъде настроен на ниско напрежение U 0 , съответстваща на логическа 0. Ако поне един вход, например In 1 ще бъде приложено напрежение U 0 , след това съответния диод D 1 потенциалът φ също ще бъде отворен 1 ще бъде ≈ U 0 . Ток от източник E 1 ще премине през резистор R 1 . Част от тока ще се затвори през отворения диод D 1 ; източник U 0, източник E 1 , част - чрез преднапрегнати диоди Dc, резистор R 2 и източник Е 1 . Базов потенциал φ B = U BE ще бъде под потенциала φ 1 до стойността на спада на напрежението върху преднапрегнатите диоди Dc. В този случай елементът се изчислява по такъв начин, че спадът на напрежението върху диодите Dc е такъв, че φ B = U BE > 0, но значително по-малко от 0,6 V. В този случай транзисторът ще бъде затворен и напрежението на изхода на елемента NOT ще бъде равно на E K > U 0 , т.е. получаваме логическо 1.

И порта - НЕ транзистор-транзисторна логика (TTL). Най-простият елемент И - НЕ е показан на фиг. 27.2, а. Състои се от две части: И елемент на мулти-емитер транзистор T 1 и елементът NOT на транзистора T 2 . Директна връзка: колектор Т 1 свързан към базата на транзистора Т 2 . Отклонение в базовата верига на транзистора Т 2 извършва колекторен преход T 1 . Три емитерни прехода T 1 свързани към входа на елемента (фиг. 27.2,b), изпълняват функциите на входни диоди в схемата И на диоди.

В сравнение с DTL елементите, TTL елементите имат по-висока производителност. Елементът е направен по технология на интегрална схема, така че не съдържа реактивни елементи. Работи от сигнали под формата на напрежения с положителна полярност.

Нека разгледаме принципа на работа на такива елементи. Ако напрежението U е приложено към всички входове 1 , тогава всички емитерни преходи ще се изместят в обратна посока. Колекторен потенциал на транзистора Т 2 се оказва близо до нула, преходът база-колектор се измества в посока напред поради източника +EК. Транзистор Т 1 ще бъде в инверсен режим, транзистор Т 2 - в режим на насищане. Колекторен токтранзистор Т 1 протича в основата на транзистора Т 2 , оставяйки последния в режим на насищане. По този начин изходът ще бъде ниско ниво на напрежение U 0 , т.е. логическа 0.

Ако на един от входовете се подаде напрежение U 0 , тогава базовият потенциал на транзистора T 1 ще стане по-висок от потенциалите на емитера и колектора, така че T 1 ще бъде в режим на насищане и базовият ток ще се затвори през емитерните преходи T 1 и няма да отиде до неговия колектор и следователно към основата T 2 . Следователно транзисторът T 2 ще бъде затворен, а на изхода му ще има високо напрежение (логическа 1). По този начин елементът изпълнява операцията И - НЕ, тъй като сигналът за логическа нула може да бъде изведен на изхода само когато към всички входове се приложи сигнал за логическа единица.

27.2.1 ИЛИ порта - НЕ p-канал MOSFET логика (MOSTL)). В логически схеми, базирани на транзистори с полеви ефекти, се използват само MOS транзистори с SiO диелектрик 2 . Основните предимства на MOS транзисторните схеми в сравнение с други схеми са висока степен на интеграция и повишена шумоустойчивост.

Нека разгледаме схема ИЛИ - НЕ на MOS транзистор с индуциран n-канал (фиг. 27.3). За разлика от обсъдените по-рано схеми, вместо товарен резистор RК има MOS транзистор (на диаграмата на фиг. 27.3 той е обозначен с TК ). Това е така, защото товарният резистор би увеличил значително площта на веригата. Логически транзистори Т 1 и Т 2 свързани паралелно. Входното напрежение на всеки от тях е равно на напрежението на затвора: U VX1 = U ZI1, U VX2 = U ZI2 ; изходното напрежение е равно на напрежението на източване: UИЗХОД = U SI . Захранващото напрежение обикновено се избира да бъде три пъти по-голямо от прага Uthr (Uthr е напрежението на гейта, при което се формира канал).

Ако Uthr = 2.0V, тогава логическият диференциал (разликата между входното и праговото напрежение) е 4 V. Логическите нива съответстват на изходните напрежения на отворените и затворените транзистори. Ако и двата входа се доставят с напрежение, по-малко от прага (съответстващо на логическа нула), тогава транзисторите T 1 и Т 2 ще бъде затворен и токът на изтичане ще бъде почти равен на нула. В този случай изтичащият ток на товарния транзистор TК също ще бъде равно на нула. Следователно изходното напрежение ще бъде близко до напрежението на източника на захранване E° С и съответстващ на логическа 1.

Ако към входа на поне един транзистор се приложи напрежение, надвишаващо прага (съответстващо на логическа 1), тогава този транзистор ще се отвори и ще се появи ток на изтичане. Тогава на изхода на веригата ще има остатъчно напрежение, значително по-малко от праговото напрежение, което съответства на логическа 0.

27.2.2 Допълнителна транзисторна MOS логика (CMOS).Отличителна черта на CMOS схемите в сравнение с биполярните технологии (TTL, ESL и др.) Е много ниската консумация на енергия в статичен режим (в повечето случаи може да се приеме, че енергията се консумира само по време на превключване на състоянието). Отличителна черта на CMOS структурата в сравнение с други MOS структури (N-MOS, P-MOS) е наличието както на n-, така и на p-канални полеви транзистори (фиг. 27.4); В резултат на това CMOS схемите имат по-високи работни скорости и по-ниска консумация на енергия, но са и по-сложни. технологичен процеспроизводство и по-ниска плътност на опаковката.

Например, помислете за схема на 2I-NOT gate, изградена с помощта на CMOS технология (Фигура 27.5).

Ако се приложи високо ниво към двата входа A и B, тогава и двата транзистора в долната част на веригата са отворени и двата горни транзистора са затворени, тоест изходът е свързан към маса.

Ако приложите поне един от входовете ниско ниво, съответният транзистор ще бъде отворен отгоре и затворен отдолу. По този начин изходът ще бъде свързан към захранващото напрежение и изключен от земята.

Във веригата няма товарни съпротивления, така че в статично състояние само токове на утечка протичат през CMOS веригата през транзисторите извън веригата и консумацията на енергия е много ниска. При превключване електрическата енергия се изразходва главно за зареждане на капацитета на вентилите и проводниците, така че консумираната (и разсейвана) мощност е пропорционална на честотата на тези превключвания (например тактовата честота на процесора).

Веригата 2OR-NOT (Фигура 27.6) работи по следния начин: когато и двата входа са ниски, и двата транзистора в горната част са отворени и изходът е висок. Ако към един от входовете се приложи високо ниво, тогава един от транзисторите в долната част ще бъде отворен и изходът ще бъде свързан към земята.

На фигурата с топологията на микросхемата 2I-NOT можете да видите, че тя използва два полеви транзистора с двоен затвор с различен дизайн. Горният FET с два порта изпълнява логическата функция 2OR, а долният FET с два порта изпълнява логическата функция 2I.

По-долу е схемата 2OR-NOT, използвана в OJSC Integral.

Всички обозначения на Фигура 27.6 са взети от библиотеката за ниво на клапаните на АД Интеграл. Там (в библиотеката) са дадени времезакъснения и разсейване на мощността при различни натоварвания на вентила и неговата топологична реализация.

По-голямата част от съвременните логически чипове, включително процесорите, използват CMOS схеми.

Ще започнем изучаването на основните елементи на цифровата електроника с най-простите, а след това ще разгледаме все по-сложни. Примерите за прилагане на всеки следващ елемент ще се основават на всички елементи, разгледани по-рано. По този начин постепенно ще бъдат дадени основните принципи за конструиране на доста сложни цифрови устройства.

Логическите елементи (или, както се наричат ​​още, порти) са най-простите цифрови микросхеми. Именно тази простота ги отличава от другите микросхеми. По правило един пакет от микросхеми може да съдържа от един до шест идентични логически елемента. Понякога различни логически елементи могат да бъдат разположени в един и същи пакет.

Обикновено всеки логически елемент има няколко входа (от един до дванадесет) и един изход. В този случай връзката между изходния сигнал и входните сигнали (таблица на истината) е изключително проста. Всяка комбинация от входни сигнали на елемента съответства на нула или едно ниво на своя изход. Логическите елементи нямат вътрешна памет, така че принадлежат към групата на така наречените комбинационни схеми. Но за разлика от по-сложните комбинационни схеми, обсъдени в следващата лекция, логическите портове имат входове, които не могат да бъдат разделени на групи, които се различават по функциите, които изпълняват.

Основните предимства на логическите елементи в сравнение с други цифрови микросхеми са тяхната висока производителност (кратко време на забавяне), както и ниска консумация на енергия (ниска консумация на ток). Следователно, в случаите, когато необходимата функция може да бъде реализирана изключително с помощта на логически елементи, винаги има смисъл да се анализира тази опция. Недостатъкът им е, че е доста трудно да се реализират някакви сложни функции на тяхна база. Следователно най-често логическите елементи се използват само като допълнение към по-сложни, по-„умни“ микросхеми. И всеки разработчик обикновено се стреми да ги използва възможно най-малко и възможно най-рядко. Дори има мнение, че умението на разработчика е обратно пропорционално на броя на логическите елементи, които използва. Това обаче не винаги е вярно.

Инвертори

Най-простият логически елемент е инверторът (логически елемент НЕ, "инвертор"), вече споменат в първа лекция. Инверторът изпълнява най-простата логическа функция - инверсия, тоест промяна на нивото на входния сигнал на противоположното. Има само един вход и един изход. Изходът на инвертора може да бъде тип 2C или тип OK. На ориз. 3.1показани са символи на инвертора, приети тук и в чужбина, и в маса 3.1Представена е таблицата на истинността на инвертора.

Ориз. 3.1.Символи на инвертори: чужди (вляво) и местни (вдясно)

Обикновено има шест инвертора в един пакет с чипове. Вътрешното обозначение на инверторните микросхеми е „LN“. Примери: KR1533LN1 (SN74ALS04) - шест инвертора с 2C изход, KR1533LN2 (SN74ALS05) - шест инвертора с ОК изход. Има и инвертори с ОК изход и с повишен изходен ток (LN4), както и с повишено изходно напрежение (LN3, LN5). За инвертори с ОК изход изходният издърпващ резистор трябва да бъде разрешен. Неговата минимална стойност може да се изчисли много просто: R< U/I OL , где U - напряжение питания, к которому подключается резистор. Обычно величина резистора выбирается порядка сотен Ом - единиц кОм.

Двете основни приложения на инверторите са обръщане на полярността на сигнала и обръщане на фронта на сигнала. (фиг. 3.2). Тоест от положителен входен сигнал, инверторът прави отрицателен изходен сигнал и обратно, а от положителен фронт на входния сигнал, отрицателен фронт на изходния сигнал и обратно. Друг важно приложениеинвертор - буфериране на сигнала (с инверсия), тоест увеличаване на капацитета на натоварване на сигнала. Това може да е необходимо, когато трябва да се подаде сигнал към много входове, но изходният ток на източника на сигнал е недостатъчен.

Ориз. 3.2.Инверсия на полярността на сигнала и инверсия на фронта на сигнала

Това е инверторът, като най-простият елемент, който се използва по-често от други елементи в нестандартни включвания. Например, инверторите обикновено се използват във вериги на генератори с квадратни вълни (фиг. 3.3), чийто изходен сигнал периодично се променя от нула до единица и обратно. Всички горепосочени схеми, с изключение на схема d, са направени на елементи K155LN1, но могат да бъдат изпълнени и на инвертори от други серии със съответната промяна в стойностите на резистора. Например за серията K555 стойностите на резистора са приблизително утроени. Верига d е направена с помощта на елементи KR531LN1, тъй като изисква високоскоростни инвертори.

Ориз. 3.3.Схеми на импулсни генератори на инвертори

Вериги a, b и c са конвенционални RC осцилатори, чиито характеристики (изходна честота, продължителност на импулса) могат да бъдат изчислени само приблизително. За вериги a и b, с посочените стойности на резистора и кондензатора, честотата на генериране ще бъде около 100 kHz, за верига c - около 1 MHz. Тези схеми се препоръчват да се използват само в случаите, когато честотата не е твърде важна, но самият факт на генериране е важен. Ако точната стойност на честотата е важна, тогава се препоръчва да се използват схеми d и d, в които честотата на изходния сигнал се определя само от характеристиките на кварцовия резонатор. Верига d се използва за кварцов резонатор, работещ на първия (основен) хармоник. Стойността на капацитета може да се изчисли по формулата:

където F е честотата на генериране. Верига d се използва за хармонични кварцови резонатори, които работят на честота, по-висока от основната с 3, 5, 7 пъти (това понякога е необходимо за генериране на честоти над 20 MHz).

Ориз. 3.4.Използване на инвертори за забавяне на сигнала

Инверторите се използват и в случаите, когато е необходимо да се получи забавяне на сигнала, макар и незначително (от 5 до 100 ns). За да се получи такова забавяне, необходимият брой инвертори се включва последователно ( ориз. 3.4, по-горе). Общото време на забавяне, например, за четири инвертора, може да се оцени с помощта на формулата

tЗ = 2t PHL + 2t PLH

Вярно е, че трябва да вземем предвид, че обикновено реалните закъснения на елементите се оказват значително по-ниски (понякога дори наполовина) от табличните параметри t PHL и t PLH. Това е около точна стойностНяма нужда да говорим за полученото забавяне, то може да се оцени само приблизително.

Кондензаторите също се използват за забавяне на сигнала (Фиг. 3.4, по-долу). В този случай забавянето се получава поради бавното зареждане и разреждане на кондензатора (напрежение на кондензатора - UC). Веригата без резистор (вляво на фигурата) дава забавяне от около 100 ns. Във верига с резистор (вдясно на фигурата), стойността на резистора трябва да бъде от порядъка на стотици ома. Но при избора на такива схеми с кондензатори трябва да се има предвид, че някои серии микросхеми (например KR1533) не работят добре с продължителни фронтове на входни сигнали. Освен това трябва да се има предвид, че броят на синхронизиращите кондензатори във веригата е обратно пропорционален на нивото на умения на дизайнера на веригата.

И накрая, друго приложение на инверторите, но само с ОК изход, е да се изграждат на тяхна база така наречените “Wired OR” елементи. За да направите това, изходите на няколко инвертора с ОК изходи се комбинират и се свързват към източника на захранване чрез резистор (фиг. 3.5). Изходът на веригата е комбинираният изход на всички елементи. Този дизайн изпълнява логическата функция ИЛИ-НЕ, т.е. изходът ще има сигнал логическа единица само ако всички входове са нула. Но логическите функции ще бъдат разгледани по-подробно по-късно.

Ориз. 3.5.Комбиниране на инверторни изходи с OK за функцията NOR

В заключение на раздела трябва да се отбележи, че инверсията на сигнала се използва и в по-сложни логически елементи, както и в цифрови микросхеми, които изпълняват сложни функции.

Ретранслатори и буфери

Повторителите и буферите се различават от инверторите главно по това, че не инвертират сигнала (въпреки че съществуват и инвертиращи буфери). Защо тогава са необходими? Първо, те изпълняват функцията за увеличаване на товароносимостта на сигнала, т.е. те позволяват един сигнал да се подава към много входове. За това има буфери с повишен изходен ток и 2C изход, например LP16 (шест буферни повторителя). Второ, повечето буфери имат OK или 3C изход, което им позволява да се използват за получаване на двупосочни линии или за мултиплексиране на сигнали. Нека обясним тези термини по-подробно.

Ориз. 3.6.Двупосочна линия

Двупосочните линии са тези линии (проводници), през които сигналите могат да се движат в две противоположни посоки. За разлика от еднопосочните линии, които преминават от един изход към един или повече входове, двупосочната линия може да свързва множество изходи и множество входове едновременно (фиг. 3.6). Ясно е, че двупосочните линии могат да бъдат организирани само на базата на OK или 3C изходи. Следователно почти всички буфери имат точно тези изходи.

Ориз. 3.7.Еднопосочна мултиплексирана линия, базирана на буфери

Мултиплексирането е предаване на различни сигнали по едни и същи линии в различно време. Основната цел на мултиплексирането е да се намали общият брой на каналите. Двупосочната линия е задължително мултиплексирана, а мултиплексираната линия може да бъде еднопосочна или двупосочна. Но във всеки случай към него са свързани няколко изхода, само един от които е в активно състояние във всеки един момент. Останалите изходи в този момент са изключени (прехвърлени в пасивно състояние). За разлика от двупосочната линия, само един вход може да бъде свързан към мултиплексирана линия, изградена на базата на буфери, но трябва да бъдат свързани няколко изхода с OK или 3C (фиг. 3.7). Мултиплексираните линии могат да бъдат изградени не само на буфери, но и на мултиплексорни чипове, които ще бъдат разгледани в лекции 5, 6.

Ориз. 3.8.Комбиниране на буферни изходи с OK

Пример за буфери с ОК изход е чипът LP17 (шест ОК буфера). Абсолютно същото като при инверторите с ОК (виж Фиг. 3.5), изходите на няколко буфера с OK могат да се комбинират, за да се получи функцията „Редактиране И“, тоест изходът ще има сигнал логическа единица само когато всички входове са единици (фиг. 3.8). Тоест, реализира се И елемент с много входове.

Буферите с 3C изход са представени много повече голяма сумамикросхеми, например LP8, LP11, AP5, AP6, AP14. Тези буфери задължително имат управляващ вход EZ (или OE), който превръща изходите в трето, пасивно състояние. По правило третото състояние съответства на единица на този вход, а активното състояние на изходите съответства на нула, т.е. EZ сигналът има отрицателна полярност.

Буферите могат да бъдат еднопосочни или двупосочни, със или без инверсия на сигнала, с управление на всички изходи едновременно или с управление на групи от изходи. Всичко това обуславя голямото разнообразие от буферни чипове.

Таблица 3.2. Буферна таблица на истината без инверсия
Вход		Изход

Най-простият еднопосочен буфер без инверсия е чипът LP8 (четири буфера с изходи тип 3C и отделно управление). Всеки от четирите буфера има собствен вход за EZ резолюция. Буферната таблица на истината е много проста (Таблица 3.2): когато има нулев сигнал на контролния вход, изходът повтаря входа, а когато има единичен сигнал, изходът е забранен. Тази микросхема е удобна за използване за обработка на единични сигнали, т.е. за повтаряне на входен сигнал с възможност за изключване на изхода.

Ориз. 3.9.Използване на 3C буфер като буфер с OK

Същите тези буфери понякога са удобни за използване за замяна на буфери с OK изход (фиг. 3.9). В този случай контролният вход служи като информационен вход. С нула на входа получаваме нула на изхода, а с единица на входа получаваме трето състояние на изхода.

Ориз. 3.10.Мултиплексиране на два входни кода с помощта на буфери с 3C

Много често е необходимо да се обработват не единични сигнали, а групи от сигнали, например сигнали, предаващи многобитови кодове. В този случай е удобно да се използват буфери с групово управление, тоест да има един вход за разрешение EZ за няколко изхода. Примери за това са микросхемите LP11 (шест буфера, разделени на две групи: четири и два буфера, всеки от които има собствен контролен вход) и AP5 (осем буфера, разделени на две групи от четири буфера, всеки от които има собствен контролен вход ) .

На ориз. 3.10показва пример за мултиплексиране на два осем-битови кода с помощта на две микросхеми AP5. Едноименните изходи на двете микросхеми се комбинират един с друг. Преминаването на всеки от двата входни кода към изхода се разрешава от собствен управляващ сигнал (Пример 1 и Пример 2), като трябва да се изключи едновременното постъпване на тези два сигнала, за да няма конфликти на изходите.

Ориз. 3.11.Активиране на двупосочен буфер

Двупосочните буфери, за разлика от еднопосочните буфери, позволяват сигналите да се предават и в двете посоки. В зависимост от специалния управляващ сигнал T (друго обозначение е BD), входовете могат да станат изходи и обратно: изходите могат да станат входове. Има и трети вход за контрол на състоянието EZ, който може да деактивира както входове, така и изходи.

На ориз. 3.11Като пример е показан двупосочен буфер AP6, който може да прехвърля данни между две двупосочни шини A и B в двете посоки. При едно ниво на управляващия вход Т (Волт. сигнал) данните се прехвърлят от шина A към шина B, а при нулево ниво - от шина B към шина A (Таблица 3.3). Едно ниво на контролния вход EZ (изключен сигнал) изключва микросхемата от двете шини.

Таблица 3.3. Таблица на истината за двупосочен буфер
Въведете T	Вход-EZ	Операция

Двупосочно предаване може да се организира и на базата на еднопосочни буфери. На ориз. 3.12показано е как това може да се направи на две микросхеми AP5. Тук, с нулев сигнал Control. 1 ще се предава информация от шина A към шина B и с нулев сигнал на входа за управление. 2 - от шина B към шина A. Ако и двата входа Control. 1 и Пр. 2 са в единично състояние, тогава шини А и В се разединяват една от друга и подаването на нули към двата входа на Управление. 1 и Пр. 2 трябва да се изключи, в противен случай състоянието на двете шини A и B ще бъде недефинирано.

Ориз. 3.12.Организиране на двупосочно предаване с помощта на еднопосочни буфери

Буферните микросхеми в домашните серии имат различни обозначения: LN, LP, AP, IP, което понякога затруднява избора им. Например LN6, LP8, LP11, AP5, AP6, IP5, IP6. Буферите с буквите LN имат инверсия, буферите AP и IP могат да бъдат с или без инверсия. Всички параметри на буферите са доста сходни, разликата е в инверсията, броя на битовете и управляващите сигнали.

Времевите параметри на буферите включват, в допълнение към забавянето на сигнала от входа на информацията до изхода на информацията, също и закъсненията при прехода на изхода към третото състояние и от третото състояние към активното състояние (t PHZ, t PLZ и t PZH, t PZL). Големините на тези закъснения обикновено са приблизително два пъти по-големи от закъсненията между въвеждане и извеждане на информация.

Превключващият изход на буферите (както OK, така и 3C) изисква използването на товарни резистори. В противен случай входът, свързан към изключен изход, се прекратява, в резултат на което веригата може да работи нестабилно и да се повреди. Резисторът се свързва в случай на ОК изход (pull-up) по стандартния начин (виж Фиг. 3.8). По същия начин може да се свърже резистор между изхода 3C и захранващото напрежение (фиг. 3.13), след това, когато изходът е деактивиран, входът ще получи ниво логическа единица. Можете обаче също да включите резистор между изхода и земята, след което, когато изходът е изключен, към входа ще бъде изпратен сигнал за логическа нула. Използва се и включване на два резистора (резистивен делител), докато стойността на горния резистор (свързан към захранващата шина) обикновено се избира 2-3 пъти по-малка от долния резистор (свързан към земята), а стойността на паралелно свързани два резистора е избран равен приблизително на 100 ома. Например, резисторите могат да имат стойности от 240 ома и 120 ома, 360 ома и 130 ома. Деактивираният изход се възприема в този случай от свързания към него вход като единица.

Ориз. 3.13.Активиращи резистори на изхода на 3C буфери

Понякога резисторите изобщо не са свързани към изходите 3C, но в този случай е необходимо да се гарантира, че следващият вход получава сигнала от изхода 3C (т.е. реагира на него) само когато изходът е в активно състояние. В противен случай са възможни неизправности и повреди в работата на устройството.

Ориз. 3.14.Използване на буфери за дисплей

Друго често срещано приложение на буферите, поради високите им изходни токове, е LED дисплей. Светодиодите могат да бъдат свързани към изхода на буферите по два основни начина (фиг. 3.14). В първия от тях (вляво на фигурата) светодиодът светва, когато на изхода има сигнал 3C или 2C логическа единица, а във втория (вдясно на фигурата) - когато има логически сигнал нулев сигнал на изхода OK. Стойността на резистора се избира въз основа на характеристиките на светодиода, но обикновено е около 1 kOhm.

Елементи И, И-НЕ, ИЛИ, НИТО-НЕ

Следващата стъпка към увеличаване на сложността на цифровите електронни компоненти са елементи, които изпълняват прости логически функции. Общото между всички тези елементи е, че имат няколко равенвходове (от 2 до 12) и един изход, сигналът на който се определя от комбинация от входни сигнали.

Най-често срещаните логически функции са И (в националната нотация - LI), И-НЕ (обозначено с LA), ИЛИ (означено с LL) и НИ-НЕ (обозначено с LL). Наличието на думата NOT в името на елемента означава само едно - вградена инверсия на сигнала. В международната нотационна система се използват следните съкращения: AND - AND функция, NAND - AND-NOT функция, OR - OR функция, NOR - OR-NOT функция.

Имената на функциите И и ИЛИ сами показват условието, при което изходният сигнал се появява на входовете. Важно е да запомните, че в този случай говорим за положителна логика, за положителни, единични сигнали на входовете и изходите.

Елементът И генерира единица на изхода тогава и само ако има единици на всичките му входове (първият, вторият, третият и т.н.). Ако говорим за елемент И-НЕ, тогава на изхода се формира нула, когато всички входове имат единици (Таблица 3.4). Числото преди името на функцията показва броя на входовете на елемента. Например, 8AND-NOT е И порта с осем входа с инверсия на изхода.

Таблица 3.4. Таблица на истинността на елементи с два входа AND, NAND, OR, NOR
Вход 1	Вход 2	Изход И	NAND изход	Изход ИЛИ	NOR изход

Елементът ИЛИ генерира нула на изхода тогава и само ако всички входове са нула. Елементът OR-NOT дава нулев изход, ако поне един от входовете има единица ( маса 3.4). Пример за обозначение: 4OR-NOT - четиривходов ИЛИ елемент с инверсия на изхода.

Ориз. 3.15.Обозначения на елементи И, И-НЕ, ИЛИ, ИЛИ-НЕ: чужди (вляво) и местни (вдясно)

Вътрешни и чуждестранни обозначения на диаграмите на елементи с два входа И, И-НЕ, ИЛИ, НИТО-НЕ са показани в ориз. 3.15. Всички тези елементи идват с изходи от тип 2C, OK и 3C. В последния случай трябва да има вход за разрешаване –EZ.

Не е трудно да се забележи (виж таблица 3.4), че в случай на отрицателна логика, с нулеви входни и изходни сигнали, елементът И изпълнява функцията ИЛИ, тоест изходът ще бъде нула, ако поне един от входовете е нула. А елементът ИЛИ с отрицателна логика изпълнява функцията И, тоест изходът ще бъде нула само когато всички входове съдържат нули. И тъй като в реалните електронни устройства сигналите могат да бъдат с всякаква полярност (както положителна, така и отрицателна), винаги трябва много внимателно да изберете необходимия елемент във всеки конкретен случай. Особено важно е да запомните това, когато няколко различни логически елемента със и без инверсия са свързани последователно, за да се получи сложна функция.

Следователно не винаги е удобно за разработчика да използва елементите И, И-НЕ, ИЛИ, ИЛИ-НЕ точно като изпълняващи логическите функции, посочени в името им. Понякога е по-удобно да ги използвате като елементи за разрешаване/отказ или смесване/съвпадение. Но първо ще разгледаме случаи на изпълнение на логически функции върху тези елементи.

На ориз. 3.16дадени са примери за формиране на изходни сигнали от елементи въз основа на необходимите времедиаграми на входни и изходни сигнали. В случай a, изходният сигнал трябва да бъде равен на единица с два единични входни сигнала, следователно елементът 2I е достатъчен. В случай b, изходният сигнал трябва да бъде равен на нула, когато поне един от входните сигнали е равен на единица, следователно е необходим елемент 2OR-NOT. И накрая, в случай B, изходният сигнал трябва да бъде равен на нула, когато един входен сигнал пристигне едновременно. 1, нулев сигнал In. 2 и единичен сигнал In. 3. Следователно е необходим елемент 3I-NOT и сигналът е In. 2 трябва първо да се обърне.

Ориз. 3.16.Примери за използване на И и ИЛИ елементи

Всеки от логическите елементи на разглежданата група може да се разглежда като управляван предавател на входния сигнал (с или без инверсия).

Например, в случая на елемента 2I-NOT, един от входовете може да се счита за информационен, а другият - за контрол. В този случай, когато управляващият вход е единица, изходният сигнал ще бъде равен на инвертирания входен сигнал, а когато управляващият вход е нула, изходният сигнал ще бъде постоянно равен на единица, т.е. преминаването на входния сигнал ще бъдат забранени. 2I-NOT елементите с OK изход често се използват именно като контролирани буфери за работа по мултиплексирана или двупосочна линия.

По същия начин елементите И, ИЛИ, ИЛИ-НЕ могат да се използват като елемент за разрешение/забрана (фиг. 3.17). Разликата между елементите се състои само в полярността на управляващия сигнал, в инверсията (или отсъствието й) на входния сигнал, както и в нивото на изходния сигнал (нула или единица), когато преминаването на входния сигнал е забранено.

Ориз. 3.17.Разрешаване/забрана на преминаването на сигнали на И, И-НЕ, ИЛИ, НИТО-НЕ елементи

Ориз. 3.18.Появата на допълнителен ръб, когато входният сигнал е деактивиран

Когато използвате елементи за активиране/деактивиране, могат да възникнат допълнителни проблеми, когато сигналът от изхода на елемента отива към вход, който реагира на ръба на сигнала. В момента на преминаване от състояние на разрешение към състояние на забрана и от състояние на забрана в състояние на разрешение може да се появи допълнителен фронт в изходния сигнал, който по никакъв начин не е свързан с входния сигнал (фиг. 3.18). За да предотвратите това да се случи, трябва да се придържате към следното просто правило: ако входът реагира на положителен фронт, тогава в състояние на блокиране изходът на елемента трябва да бъде нула и обратно.

Понякога е необходимо да се внедри функция за смесване на два сигнала с една или друга полярност. Тоест, изходният сигнал трябва да се генерира както когато пристигне един входен сигнал, така и когато пристигне друг входен сигнал. Ако и двата входни сигнала са положителни и изходният сигнал е положителен, тогава имаме функция чисто ИЛИ и е необходим елемент 2ИЛИ. Въпреки това, с отрицателни входни сигнали и отрицателен изходен сигнал, ще е необходим 2I елемент за същото смесване. И ако полярността на входните сигнали не съвпада с желаната полярност на изходния сигнал, тогава са необходими елементи с инверсия (И-НЕ за положителни изходни сигнали и НИ-НЕ за отрицателни изходни сигнали). На ориз. 3.19Показани са опции за смесване на различни елементи.

Ориз. 3.19.Реализация на смесване на два сигнала

И накрая, разглежданите елементи И, И-НЕ, ИЛИ, ИЛИ-НЕ понякога са удобни за използване като съвпадащи вериги за различни сигнали. Тоест изходният сигнал трябва да се генерира, когато сигналите на входовете съвпадат (пристигат едновременно). Ако няма съвпадение, тогава не трябва да има изходен сигнал. На ориз. 3.20Показани са варианти на такива схеми на съвпадение на четири различни елемента. Те се различават по полярностите на входните сигнали, както и по наличието или липсата на инверсия на изходния сигнал.

Ориз. 3.20.Схеми за съпоставяне на два сигнала

Нека разгледаме два примера за съвместно използване на елементите AND, NAND, OR, NOR ( ориз. 3.21).

Ориз. 3.21.Примери за споделяне на елементи

Да предположим, че е необходимо да се смесят два сигнала, всеки от които може да бъде активиран или деактивиран. Нека полярността на входните сигнали и сигналите за разрешаване е положителна, а изходният сигнал трябва да е отрицателен. В този случай трябва да вземете два И-порта с два входа и да смесите техните изходни сигнали с помощта на И-ЛИ порта с два входа (a).

Да предположим, че е необходимо да се смесят два отрицателни сигнала и един положителен сигнал и полученият сигнал може да бъде активиран или деактивиран. Полярността на разрешаващия сигнал е отрицателна, полярността на изходния сигнал е отрицателна. За да направите това, трябва да вземете елемент И с три входа, инвертор за отрицателния входен сигнал и елемент ИЛИ с два входа (b).

Елементите И, И-НЕ, ИЛИ, НИТО-НЕ могат също да се използват като инвертори или повторители (фиг. 3.22), за което е необходимо да се комбинират входовете или да се подаде сигнал с необходимото ниво на неизползваните входове. Вторият е за предпочитане, тъй като комбинирането на входове не само увеличава входния ток, но и донякъде намалява производителността на елементите.

Ориз. 3.22.Инвертори и повторители

Ориз. 3.23.Комбиниране на I входове на микросхеми

Функцията И често съчетава входовете на по-сложни микросхеми. С други думи, някаква функция се изпълнява само когато всички входове, комбинирани с И, получават сигнали с необходимата полярност. Най-често входовете за избор на CS чип и управляващите входове за третото състояние на изхода на EZ чипа се комбинират с И. На ориз. 3.23показани са три примера за такава комбинация И. Трябва да се има предвид, че за да се изпълни функцията, на инверсните входове трябва да се приемат нулеви сигнали, а на директните входове трябва да се приемат единични сигнали. Примерите включват микросхеми KR556RT4, KR556RT5, KR1533AP14, KR1533AP15.

Досега, като се имат предвид елементите AND, NAND, OR, NOR, не сме надхвърлили първото ниво на представяне (логически модел). Това е напълно приемливо в случаите, когато входните сигнали на елементите не се променят едновременно или почти едновременно, когато фронтовете им са значително раздалечени във времето (повече от времето на забавяне на елемента). При едновременни промени във входните сигнали всичко ще бъде много по-сложно, необходимо е да се включи второ, а понякога и трето ниво на представяне. Когато входните сигнали се променят, изходният сигнал става несигурен, нестабилен и непредвидим. В резултат на това, ако дизайнът е неправилен, цяла сложна верига, цяло устройство или дори голяма система може да не работи.

Например, нека вземем логически елемент 2И-НЕ. Нека на входовете му да постъпват сигнали, които се променят едновременно и в противофаза, тоест единият превключва от нула към единица, а другият от единица към нула. Да предположим, че по една или друга причина (поради предаване по проводници, поради различни забавяния на елементи и т.н.) един от сигналите се е изместил леко във времето спрямо другия (Фиг. 3.24). В този случай два единични сигнала ще присъстват на два входа за кратък период от време. В резултат на това изходът ще започне да превключва от едно към нула. Може да има време да превключи и тогава ще се формира кратък импулс. Може да няма време да превключи и тогава няма да има импулс. Понякога може да има време за превключване, а понякога може да няма време и тогава изходният импулс ще се появи или не. Всичко зависи от скоростта на елемента и размера на забавянето. Последната ситуация е най-неприятната, тъй като може да причини нестабилна повреда, която е изключително трудна за идентифициране.

Ориз. 3.24.Кратък импулс на изхода на елемента 2I-NOT

Като пример, нека вземем едно от най-често срещаните приложения на разглежданите елементи И, И-НЕ, ИЛИ, НИТО-НЕ - избор на код. Същността на селекцията се свежда до следното. Нека има определена шина, през която се предават кодове. Необходимо е да се открие появата на специфичен код на тази шина, тоест да се генерира изходен сигнал, съответстващ на необходимия входен код.

Ориз. 3.25.Избор на стробиращ код

Веригата, която изпълнява тази функция, е доста проста. (фиг. 3.25). Базира се на многовходни И-НЕ елементи. В този случай сигналите, съответстващи на битовете на кода, който трябва да съдържа такива, се подават директно към входовете на NAND елементите. А сигналите, съответстващи на битовете на кода, които трябва да съдържат нули, се подават към входовете на NAND елементите чрез инвертори. Изходните сигнали на портите NAND се комбинират с помощта на портата NOR. В резултат на това на изхода на елемента OR-NOT се генерира сигнал Out. 1 в момента на наличие на необходимия код на входа.

Синхронизацията ще бъде разгледана по-подробно в следващите лекции.

Има обаче случаи, когато определената характеристика на елементите И, И-НЕ, ИЛИ, НИ-НЕ да генерират кратки импулси при промяна на входните сигнали се оказва много полезна. Например, трябва да генерираме кратък импулс на положителния или отрицателния фронт на съществуващ сигнал. След това този сигнал се обръща, специално се забавя с помощта на верига от елементи или капацитет, а оригиналният сигнал и забавеният сигнал се подават към входовете на елемента (фиг. 3.26).

Ориз. 3.26.Генератори на къси импулси по границата на входния сигнал

Импулс на положителния фронт на входния сигнал се формира на елемента 2I или 2I-НЕ (а), а импулс на отрицателния фронт на входния сигнал се генерира на елемента 2ИЛИ или 2ИЛИ-НЕ (b). Ако елементът е с инверсия, тогава изходният импулс ще бъде отрицателен, ако е без инверсия, тогава положителен. При стойността на капацитета, посочена в диаграмите, продължителността на импулса е около 50 ns. За да се увеличи продължителността на импулса, е необходимо да се увеличи стойността на капацитета или броя на инверторите във веригата за забавяне (в този случай броят на инверторите трябва да е нечетен).